



MC30P6280B 用户手册

基于 RISC MC30 内核的 8 位 IO 型微控制器

Rev1.0.0

本资料内容为晨矽微电子（以下简称“我公司”）版权所有。

我公司将力求本资料的内容做到准确无误，但同时保留在不通知用户的情况下，对本资料内容的修改权。如您需要获得最新的资料，请及时联系我公司。

我公司将尽最大努力为您提供高品质、高稳定性的产品。尽管如此，由于一般半导体器件的电气敏感性及易受到外部物理损伤等固有特性存在，所以难免造成半导体器件出现故障或失效的可能。当您使用我公司产品时，有责任按照本资料以及相关资料中提到的“规则”来设计一个稳定及安全可靠的系统环境。另外，在遇到超规格（本资料中未描述到内容）的使用，请您提前咨询我公司，以免因我公司产品在一些特殊设备中或者特殊环境下的使用，导致财产损失、人员伤亡等严重后果的发生。因超规格的使用、未经咨询授权我公司产品的使用，我公司对此不承担任何法律责任。



目录

1	产品概要.....	4
1.1	产品特性.....	4
1.2	订购信息.....	7
1.3	引脚排列.....	7
1.4	端口说明.....	8
2	电气特性.....	9
2.1	极限参数.....	9
2.2	直流电气特性.....	9
2.3	交流电气特性.....	10
3	CPU 与存储器	11
3.1	指令集	11
3.2	程序存储器.....	13
3.3	数据存储器.....	13
3.4	堆栈	14
3.5	控制寄存器.....	14
3.6	用户配置字.....	16
4	时钟	18
4.1	内部高频 RC 振荡器.....	18
4.2	内部低频 RC 振荡器.....	18
4.3	系统工作模式	19
4.4	低功耗模式	19
5	复位	21
5.1	复位条件.....	21
5.2	上电复位.....	22
5.3	低电压复位.....	22
5.4	看门狗复位.....	22
6	I/O 端口	23
6.1	通用 I/O 功能	23
6.2	内部上/下拉电阻	23
6.3	端口模式控制	24
7	定时器 TIMER.....	25
7.1	看门狗定时器 WDT	25
7.2	定时器 T0	26
7.3	定时器 T1	28
8	低电压检测 LVD	32
9	比较器 CMP 和电压检测 EVD	33
9.1	CMP 概述	33
9.2	内部分压电路	33



9.3	使用样例.....	35
9.4	CMP 相关寄存器	35
10	中断	38
10.1	外部中断.....	38
10.2	定时器中断.....	38
10.3	键盘中断.....	38
10.4	中断相关寄存器	39
11	特性曲线.....	41
11.1	I/O 特性.....	41
11.2	功耗特性.....	45
11.3	模拟电路特性	48
12	封装尺寸.....	50
12.1	SOP8	50
12.2	DIP8.....	50
12.3	SOT23-6	51
13	修订记录.....	52



1 产品概要

1.1 产品特性

- 8 位 CPU 内核
 - ◊ 精简指令集，5 级深度硬件堆栈
 - ◊ CPU 为单时钟，仅在系统主时钟下运行
 - ◊ 系统主时钟下 FCPU 固定为 FOSC 的 2 分频
- 程序存储器
 - ◊ 1K×14 位 OTP 型程序存储器（烧录 1 次）
 - ◊ 0.5K×14 位 OTP 型程序存储器（烧录 2 次）
- 数据存储器
 - ◊ 48 字节 SRAM 型通用数据存储器，支持直接寻址、间接寻址等多种寻址方式
- 1 组共 6 个 I/O
 - ◊ P1 (P10~P15)
 - ◊ 所有端口均支持施密特输入，除 P13 外均可选推挽或开漏输出
 - ◊ P13 为输入/开漏或推挽输出口，编程时为高压 VPP 输入
 - ◊ 所有端口均内置上拉和下拉电阻，均可单独使能
 - ◊ P10 可复用为外部中断输入，支持外部中断唤醒功能
 - ◊ 所有端口均支持键盘中断唤醒功能，并可单独使能
- 时钟源
 - ◊ 内置高频 RC 振荡器 (16MHz)，其 1/2/4/8/16/32 分频时钟，可用作系统主时钟源
 - ◊ 内置低频 RC 振荡器 (32KHz)，可用作系统主时钟源、或外设低频时钟源
- 系统工作模式
 - ◊ 运行模式：CPU 在系统主时钟下运行
 - ◊ 休眠模式（低功耗模式）：CPU 暂停，系统主时钟源停止
- 内部自振式看门狗计数器 (WDT)
 - ◊ 与定时器 T0 共用预分频器
 - ◊ 溢出时间可配置：4.5ms/18ms/72ms/288ms（无预分频）
 - ◊ 工作模式可配置：始终开启、始终关闭，也可软件控制开启或关闭
- 2 个定时器
 - ◊ 8 位定时器 T0，支持外设低频时钟，可实现外部计数功能，与 WDT 共用预分频器
 - ◊ 8 位定时器 T1，可实现外部计数和 PWM 功能
- 中断
 - ◊ 外部中断 (INT)，键盘中断 (P10~P15)
 - ◊ 定时器中断 (T0~T1)
- 低电压检测 LVD
 - ◊ 1.8V/2.0V/2.1V/2.2V/2.4V/2.5V/2.6V/2.7V/2.8V/2.9V/3.0V/3.2V/3.3V/3.6V/4.0V/4.2V
- 1 个模拟比较器



- 低电压复位 LVR
 - ◊ 关闭/1.8V/2.0V/2.7V/3.6V
- 工作电压
 - ◊ VLVR27 ~ 5.5V @ Fcpu = 0~8MHz
 - ◊ VLVR20 ~ 5.5V @ Fcpu = 0~4MHz
 - ◊ VLVR18 ~ 5.5V @ Fcpu = 0~1MHz
 - ◊ VPOR ~ 5.5V @ Fcpu = 0~500KHz
- 封装形式
 - ◊ SOP8/DIP8/SOT23-6

模块/功能		MC30P6280B	MC30P6250B	MC30P6250	MC30P6280
Core	主频时钟	同 6280 增加 CPU 的 LIRC 可以选择 32K/64K 增加 80k/64K 调整 option	同 6280 增加外部晶体 32768Hz 增加 CPU 的 LIRC 可以选择 32K/64K	cpu 最高主频 8M 高频 HIRC 不分频 外部晶体时钟源 5 档可选 CPU 支持 2 档分频 (/2/4) 以上由用户配置字控制 Fcpu 时钟源可选择 HIRC/LIRC/外部晶体	cpu 最高主频 8M(HIRC16M/2) 高频 HIRC 时钟源 6 档分频 不支持外部晶体 CPU 固定 2 分频 以上由用户配置字控制 Fcpu 时钟源 HIRC/LIRC 可选
	内核&指令集	相同	相同	相同	精简指令集，8 级深度硬件堆栈
存储器	ROM	1Kx14	1Kx14	1Kx14	1Kx14
	SRAM	48	48	50	48
时钟源	HIRC	HIRC 16M	HIRC 16M	HIRC 16M	HIRC 16M
	LIRC	LIRC 32KHz	LIRC 32KHz	LIRC 32KHz	LIRC 32KHz
	EXT	不支持	HOSC 不支持 LOSC 32.768KHz	HOSC 455K/4M~16M LOSC 32.768KHz	不支持
复位	复位	同 6280	同 6280	POR/LVR/RST/WDT	POR/LVR/WDT
	LVR 电压	同 6280	关闭 /1.5V/1.8V/2.0V/2.7V/3.0V/3.6V	1.8V/2.0V/2.3V/2.7V/3.0V	关闭 /1.8V/2.0V/2.7V/3.6V
I/O	数量	6	6	6	6
	模式	同 6280	同 6250	3 种 (输入/输出推挽/输出开漏)	同 6250



模块/功能		MC30P6280B	MC30P6250B	MC30P6250	MC30P6280
定时器	上/下拉	同 6280	同 6250	全上拉/全下拉	同 6250
	VPP	同 6250B	输出支持推挽开漏 支持源电流限流输出	输出固定开漏 不支持源电流限流输出	同 6250
	键盘中断	同 6280	同 6250	所有端口	同 6250
	外部中断	同 6280	同 6250	1 路 INT	同 6250
模拟比较器&LVD	8 位 T0	同 6280	同 6250 支持 32768Hz 时钟	支持定时+外部计数	同 6250 不支持 32768Hz 时钟
	8 位 T1	同 6280	6250 基础增加 1 路 PWM	共周期 4 路 8 位 PWM 输出 支持 2 对互补输出 支持 BUZ	支持 1 路 PWM 输出
模拟比较器&LVD	外设数量	1 路 CMP, 部分控制位与 LVD 共享, 仅在 LVDEN=0 时, CMPPEN 有效	1 路 (CMP 和 LVD 共用)	1 路 (CMP 和 LVD 共用)	不支持
	正反相输入通道	正端输入支持 1 个端口输入和 VDD 分压输入可选 负端输入支持 4 个端口输入、VIR 及 VDD 的电阻分压输入等多路选择；	正端输入支持 3 个端口输入和 VDD 分压输入可选 负端输入支持 6 个端口输入、VBG 及 VDD 的电阻分压输入等多路选择；	正端输入支持 1 路 EVN 和内参 VIR0.5v 可选 负端输入支持分压输入和 1 路外部端口可选	-
	输入共模电压	0 ~ VDD-1.4V	0 ~ VDD-1.4V	0 ~ VDD-1.4V	-
	分压电路	分压电路电压源仅支持 VDD 分压电路支持 16 档分压 支持分压范围上下限可选	分压电路电压源支持 VDD 和 VBG 可选 分压电路支持 16 档分压 支持分压范围上下限可选	分压电路电压源支持 VDD 和 3 路外部端口可选 分压电路支持 16 档分压	-
	失调和回滞	不支持软件调校失调 无迟滞	不支持软件调校失调 无迟滞	不支持软件调校失调 无迟滞	-
	输出	不支持输出至端口	2 路输出可门控，支持取反	1 路输出可门控，支持取反	-
	中断	支持中断，触发沿可选	支持中断，触发沿可选	支持中断，触发沿可选	-
	PWM	不支持	不支持	不支持	-




模块/功能		MC30P6280B	MC30P6250B	MC30P6250	MC30P6280
刹车 VIR/V BG					
	0.5v, 精度±10%	1.2v, 精度±5%		0.5v, 精度±10%	
LVD		支持, 16 档电压: 1.8V/2.0V/2.1V/2.2V/2.4 V/2.5V/2.6V/2.7V/2.8V/2. 9V/3.0V/3.2V/3.3V/3.6V/ 4.0V/4.2V	共用 CMP	共用 CMP	支持, 16 档电压: 1.8V/2.0V/2.1V/2.2V/2.4 V/2.5V/2.6V/2.7V/2.8V/2. 9V/3.0V/3.2V/3.3V/3.6V/ 4.0V/4.2V
通讯	-	不支持	不支持	不支持	不支持
电气 特性 其他	电气 特性	Istop@LIRC_off,max=2u A	Istop@LIRC_off,max=2u A	Istop@LIRC_off,max=1u A	Istop@LIRC_off,max=1u A
	工作 温度	-40°C~85°C	-40°C~85°C	-40°C~85°C	-40°C~85°C
	烧写/ 仿真 口	同 6280	同 6250	6 线烧录, 2 路[SD0]	同 6250

1.2 订购信息

产品名称	封装形式	备注
MC30P6280B0H	SOP8	
MC30P6280B0A	DIP8	
MC30P6280B0T	SOT23-6	
MC30P6280B1T	SOT23-6	


1.3 引脚排列

MC30P6280B0H/B0A





MC30P6280B0T



MC30P6280B1T



1.4 端口说明

端口名称	类型	功能说明
VDD	P	电源
GND	P	地
P1 (除 P13)	D	GPIO (推挽输出或开漏输出), 内部上/下拉
P13	D	GPIO (开漏输出), 内部上/下拉
INT	DI	外部中断输入
TC0~TC1	DI	定时器 T0~T1 的外部计数输入
PWM1	DO	定时器 T1 的 PWM 输出
EVN0~EVN5	AI	CMP 外部输入
SCK, SDI, SDO	D	编程时钟/数据输入/数据输出接口
VPP	P	编程高压输入

注：P-电源端口；D-数字端口，DI-数字输入，DO-数字输出；A-模拟端口，AI-模拟输入，AO-模拟输出。



2 电气特性

2.1 极限参数

参数	符号	值	单位
电源电压	VDD	-0.3~6.0	V
I/O 输入电压	Vin	-0.3~VDD+0.3	V
工作温度	Ta	-40~85	°C
储存温度	Tstg	-65~150	°C
流入 VDD 最大电流	IVDDmax	50	mA
流出 GND 最大电流	IGNDmax	50	mA

注：若芯片工作条件超过极限值，则将造成永久性损坏；若芯片长时间工作在极限条件下，则将影响其可靠性。

2.2 直流电气特性

VDD=5V, T=25°C

特性	符号	端口	条件	最小	典型	最大	单位
工作电压	VDD	VDD	Fcpu=8MHz@HIRC(16M)/2	V _{LVR27}		5.5	V
			Fcpu=4MHz@HIRC(8M)/2	V _{LVR20}		5.5	
			Fcpu=2MHz@HIRC(4M)/2	V _{LVR20}		5.5	
			Fcpu=1MHz@HIRC(2M)/2	V _{LVR18}		5.5	
			Fcpu=500KHz@HIRC(1M)/2	V _{POR}		5.5	
			Fcpu=250KHz@HIRC(500K)/2	V _{POR}		5.5	
			Fcpu=16KHz@LIRC(32K)/2	V _{POR}		5.5	
输入漏电流	I _{leak}	所有输入脚	VDD=5V	-1		1	μA
输入高电平	Vih	所有输入脚	SMT 开启, SMTVS 配置	0.8VDD			V
			SMT 开启, SMTVS 配置	2.0			
			SMT 关闭	2.0			
输入低电平	Vil	所有输入脚	SMT 开启, SMTVS 配置			0.2VDD	V
			SMT 开启, SMTVS 配置			0.8	
			SMT 关闭			1.0	
上拉电阻	R _{pu}	P1	VDD=5V, Vin=0		20		KΩ
下拉电阻	R _{pd}	P1	Vin=VDD=5V		20		KΩ
输出源电流	I _{oh}	推挽输出脚	Voh=VDD-0.6V, IOHS 配置		14		mA



			Voh=VDD-0.6V, IOHS 配置		4		mA
输出灌电流	Iol	所有输出脚	Vol=0.6V		20		mA
运行模式功耗	Irun	VDD	Fcpu=8MHz@HIRC(16M)/2		2.9		mA
			Fcpu=4MHz@HIRC(8M)/2		1.6		mA
			Fcpu=2MHz@HIRC(4M)/2		900		μA
			Fcpu=1MHz@HIRC(2M)/2		580		μA
			Fcpu=500KHz@HIRC(1M)/2		420		μA
			Fcpu=250KHz@HIRC(500K)/2		330		μA
			Fcpu=16KHz@LIRC(32K)/2		8		μA
休眠模式功耗	Istop	VDD	休眠模式, LIRC 关	0.1	2		μA
			休眠模式, LIRC 开	0.9	3		μA
低压检测电压	V _{LVD}	VDD	LVDVS 选择	-10%		+10%	V
LVD 响应时间	T _{LVD}			1	50	200	μs
低压复位电压	V _{LVR}	VDD	LVRVS 配置	-15%		+15%	V
上电复位电压	V _{POR}	VDD	LVR 关闭	-30%	1.5	+30%	V
LVD/LVR 回滞电压		VDD			6%	12%	

注：条件项中，无关模块默认关闭，无关端口设为低电平无负载输出或内部上下拉电阻无效且外接 GND 的输入。

2.3 交流电气特性

特性	符号	条件	最小	典型	最大	单位
HIRC 振荡频率	F _{HIRC}	VDD=2.0V~5.5V, T=25°C, VDD 外接 0.1μF 对地电容	-3%	16	+3%	MHz
		VDD=2.0V~5.5V, T=-40°C~85°C, VDD 外接 0.1μF 对地电容	-5%		+5%	
LIRC 振荡频率	F _{LIRC}	VDD=5V, T=25°C	-50%	32	+50%	KHz



3 CPU 与存储器

3.1 指令集

芯片的指令集为精简指令集。除程序跳转类指令外，其他指令均为单周期指令，即执行时间为 1 个指令周期（CPU 时钟周期）；所有指令均为单字指令，即指令码仅占用 1 个程序存储器地址空间。

指令汇总表

助记符	说明	操作	周期	长度	标志
ADDAR R	R 和 A 相加，结果存入 A	R+A 相加	1	1	C,DC,Z
ADDA R	R 和 A 相加，结果存入 R	R+A 相加	1	1	C,DC,Z
ADCAR R	R 和 A 相加（带 C 标志），结果存入 A	R+A+C (带	1	1	C,DC,Z
ADCRA R	R 和 A 相加（带 C 标志），结果存入 R	R+A+C (带	1	1	C,DC,Z
RSUBAR R	R 和 A 相减，结果存入 A	R-A 相减	1	1	C,DC,Z
RSUBRA R	R 和 A 相减，结果存入 R	R-A 相减	1	1	C,DC,Z
RSBCAR R	R 和 A 相减（带 C 标志），结果存入 A	R-A-/C 带 C	1	1	C,DC,Z
RSBCRA R	R 和 A 相减（带 C 标志），结果存入 R	R-A-/C 带 C	1	1	C,DC,Z
ANDAR R	R 和 A 与操作，结果存入 A	R and A 结果	1	1	Z
ANDRA R	R 和 A 与操作，结果存入 R	R and A 结果	1	1	Z
ORAR R	R 和 A 或操作，结果存入 A	R or A, 结	1	1	Z
ORRA R	R 和 A 或操作，结果存入 R	R or A, 结	1	1	Z
XORAR R	R 和 A 异或操作，结果存入 A	R xor A, 结	1	1	Z
XORRA R	R 和 A 异或操作，结果存入 R	R xor A, 结	1	1	Z
COMAR R	对 R 取反，结果存入 A	R 取反→A	1	1	Z
COMR R	对 R 取反，结果存入 R	R 取反→R	1	1	Z
RLAR R	R 循环左移（带 C 标志），结果存入 A	R[7]移 (; R[6:0]→A[7:1]; C→A[0])	1	1	C
RLR R	R 循环左移（带 C 标志），结果存入 R	R[7]移 (; R[6:0]→R[7:1]; C→R[0])	1	1	C
RRAR R	R 循环右移（带 C 标志），结果存入 A	R[0]移 (; R[7:1]→A[6:0]; C→A[7])	1	1	C
RRR R	R 循环右移（带 C 标志），结果存入 R	R[0]移 (; R[7:1]→R[6:0]; C→R[7])	1	1	C
SWAPAR R	交换 R 的高低半字节，结果存入 A	R[7:4]节，结果存入 A; R[3:0]→A[7:4]	1	1	-
SWAPR R	交换 R 的高低半字节，结果存入 R	R[7:4]节，结果存入 R; R[3:0]→R[7:4]	1	1	-
MOVRA R	将 A 存入 R	A 存入	1	1	-
MOVAR R	将 R 存入 A	R 存入	1	1	Z
MOVR R	将 R 存入 R	R 存入	1	1	Z
CLRA	将 A 清零	0 清零	1	1	Z



CLRR R	将 R 清零	0 清零	1	1	Z
INCR R	R 自加 1	R+11	1	1	Z
INCAR R	R 加 1, 结果存入 A	R+1, 结	1	1	Z
DECR R	R 自减 1	R-11	1	1	Z
DECAR R	R 减 1, 结果存入 A	R-1, 结	1	1	Z
JZR R	R 自加 1: 结果为 0 则跳过下一条指令	R+11:: 结果为 0 则 PC+2→PC	1/2	1	-
JZAR R	R 加 1, 结果存入 A: 结果为 0 则跳过下一条指令	R+1, 结: 结果为 0 则 PC+2→PC	1/2	1	-
DJZR R	R 自减 1: 结果为 0 则跳过下一条指令	R-11:: 结果为 0 则 PC+2→PC	1/2	1	-
DJZAR R	R 减 1, 结果存入 A: 结果为 0 则跳过下一条指令	R-1, 结: 结果为 0 则 PC+2→PC	1/2	1	-
BCLR R,b	将 R 的第 b 位清 0	0 的第 b 位清	1	1	-
BSET R,b	将 R 的第 b 位置 1	1 的第 b 位置	1	1	-
JBCLR R,b	若 R 的第 b 位为 0, 则跳过下一条指令	若 R[b]=0, 则 PC+2→PC	1/2	1	-
JBSET R,b	若 R 的第 b 位为 1, 则跳过下一条指令	若 R[b]=1, 则 PC+2→PC	1/2	1	-
ADDAI I	I 和 A 相加, 结果存入 A	I+A 相加	1	1	C,DC,Z
ISUBAI I	I 和 A 相减, 结果存入 A	I-A 相减	1	1	C,DC,Z
ANDAI I	I 和 A 与操作, 结果存入 A	I and A 结果	1	1	Z
ORAI I	I 和 A 或操作, 结果存入 A	I or A, 结	1	1	Z
XORAI I	I 和 A 异或操作, 结果存入 A	I xor A, 结	1	1	Z
MOVAI I	将 I 存入 A	I 存入	1	1	-
CALL K	子程序调用	PC+1 用 K; K→PC[10:0]	2	1	-
GOTO K	无条件跳转	K 条件跳转 0:0]	2	1	-
RETURN	从子程序返回	TOS 序返回	2	1	-
RETAI I	从子程序返回, 并将 I 存入 A	TOSA 返回; I→A	2	1	-
RETIE	从中断返回	TOS 返回回; I→GIE	2	1	-
NOP	空操作	空操作	1	1	-
DAA	BCD 码加法操作后, 将 A 的值调整为 BCD 码	A(HEX 码)→A(BCD 码)	1	1	C
DSA	BCD 码减法操作后, 将 A 的值调整为 BCD 码	A(HEX 码)→A(BCD 码)	1	1	-
CLRWDT	将看门狗计数器清零	0 看门狗计数器清	1	1	TO,PD
STOP	进入低功耗模式	0 入低功耗模式清; CPU 暂停	1	1	TO,PD

注：


- 1、 A-算术逻辑单元累加器 ALU, R-数据存储器, I-立即数, K-程序存储器地址, TOS-堆栈栈顶;
- 2、 对于条件跳转类指令, 若跳转条件成立, 则执行时间需 2 个指令周期, 否则仅需 1 个指令周期;




3.2 程序存储器

芯片的程序存储器为 OTP 型存储器，可通过配置字 ROMPAGE 选择存储器的地址空间范围。

1K×14 位的地址空间范围为 0000H~03FFH，仅能烧录 1 次，地址分配如下图所示：



0.5K×14 位的地址空间范围为 0000H~01FFH，可以烧录 2 次，地址分配如下图所示：



3.3 数据存储器

芯片的数据存储器包括通用数据存储器 GPR (48 字节) 和特殊功能寄存器 SFR，地址映射如下表所示。GPR 和 SFR 均可直接寻址或通过 INDF 间接寻址。

数据存储器区地址映射表

地址	类型	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F
00H-07H	SFR	INDF	T0CNT	PCL	STATUS	FSR		P1	
08H-0FH		MCR	P1KBCR	PCLATH	PDCON	ODCON	PUCON	INTE	INTF
10H-3FH	GPR	通用数据存储器区							
40H-47H	SFR		T0CR					DDR1	
48H-4FH					TMRCR	T1CR	T1CNT	T1LOAD	T1DATA
50H-57H		CMPCR0	CMPCR1	CMPCR2					
58H-7FH	保留								



注：上表中灰色部分的存储器地址为系统保留区，禁止对其中未定义的地址进行读写操作。

数据存储器寻址方式地址组成

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	寻址方式
/	/	/	/	/	/	/	/	/	取自指令的 7 位地址							直接寻址方式
/	/	/	/	/	/	/	/	/	FSR							间接寻址方式

直接寻址方式，是以指令的低 7 位为数据存储器地址，通过指令访问，寻址范围 0~7FH。例如，采用直接寻址方式将数据 55H 写入数据存储器 10H 地址中：

MOVAI 55H
MOVRA 10H ; 将 55H 写入数据存储器 10H 地址中

间接寻址方式，是以 FSR 为数据存储器地址指针，通过 INDF 访问，寻址范围 0~7FH。例如，采用间接寻址方式将数据 55H 写入数据存储器 10H 地址中：

MOVAI 10H
MOVRA FSR
MOVAI 55H
MOVRA INDF ; 将 55H 写入 FSR 所指地址的数据存储器中

3.4 堆栈

芯片的堆栈为 5 级深度的硬件堆栈。当 CPU 响应中断或执行子程序调用指令时，会自动将下一条指令的 PC 值压栈保存；当 CPU 执行中断返回或子程序返回指令时，会自动将栈顶内容出栈载入 PC。

3.5 控制寄存器

数据指针寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
FSR	-	FSR6	FSR5	FSR4	FSR3	FSR2	FSR1	FSR0
R/W	R	R/W						
初始值	1	0	0	0	0	0	0	0

BIT[6:0] FSR[6:0] – 数据指针寄存器

FSR：间接寻址方式的指针。



间接寻址寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
INDF	INDF7	INDF6	INDF5	INDF4	INDF3	INDF2	INDF1	INDF0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	X	X	X	X	X	X	X	X

BIT[7:0] INDF[7:0] – 间接寻址寄存器

INDF: INDF 不是物理寄存器, 对 INDF 操作实际是对 FSR 所指向地址的数据存储器进行操作, 从而实现间接寻址功能。

程序指针计数器低字节

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
PCL	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7:0] PC[7:0] – 程序指针计数器低 8 位

程序指针计数器高位缓存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
PCLATH	-	-	-	-	-	-	PCH1	PCH0
R/W	-	-	-	-	-	-	R/W	R/W
初始值	-	-	-	-	-	-	0	0

BIT[1:0] PCH[1:0] – 程序指针计数器高 2 位缓存器 (仅 C 编译模式下有效)

程序指针计数器 (PC) 有以下几种操作模式:

- ◆ 顺序运行指令: $PC = PC + 1$;
- ◆ 程序跳转指令 GOTO/CALL: $PC = \text{指令码低 } 11 \text{ 位}$;
- ◆ 返回指令 RETIE/RETURN/RETAI: $PC = \text{堆栈栈顶 (TOS)}$;

对 PCL 操作指令 (汇编模式):

- ◆ 对 PCL 操作的加法指令: $PC = (PC[9:0] + ALU[7:0])$;
- ◆ 对 PCL 操作的其他指令: $PC = (PC[9:8]:ALU[7:0](ALU \text{ 运算结果}))$;

对 PCL 操作指令 (C 编译模式):

- ◆ 对 PCL 操作的所有指令: $PC = (PCLATH[1:0]:ALU[7:0](ALU \text{ 运算结果}))$;

CPU 状态寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]



STATUS	WKUP	-	-	TO	PD	Z	DC	C
R/W	R/W	-	-	R	R	R/W	R/W	R/W
初始值	0	-	-	1	1	X	X	X

BIT[7] WKUP – 唤醒中断源标志位

- 0: 芯片被其他中断唤醒;
- 1: 芯片被外部中断或键盘中断或 CMP 中断唤醒;

BIT[4] TO – 看门狗溢出标志位

- 0: 发生 WDT 溢出;
- 1: 上电复位, 或已执行 CLRWDT/STOP 指令;

BIT[3] PD – 进入低功耗模式标志位

- 0: 已执行 STOP 指令;
- 1: 上电复位, 或已执行 CLRWDT 指令;

BIT[2] Z – 零标志位

- 0: 算术或逻辑运算的结果不为零;
- 1: 算术或逻辑运算的结果为零;

BIT[1] DC – 半字节进位/借位标志位

- 0: 加法运算中半字节无进位; 减法运算中半字节有借位;
- 1: 加法运算中半字节有进位; 减法运算中半字节无借位;

BIT[0] C – 进位/借位标志位

- 0: 加法运算中无进位; 减法运算中有借位; 移位操作中移出位为 0;
- 1: 加法运算中有进位; 减法运算中无借位; 移位操作中移出位为 1;

3.6 用户配置字

芯片为保证系统正常工作, 会将关键模块的配置信息预先存储于单独的存储器区域内, 在上电或其他复位发生后将配置信息载入寄存器中, 通过寄存器控制关键模块的工作状态。该部分存储器中用户可选的内容即为用户配置字, 可在烧录用户程序代码时进行配置与烧录。

芯片的用户配置字, 定义如下:

符号	功能说明
ROMPAGE	ROM 烧录模式设置:



	0.5K 容量 MTP 模式，第 1 次烧录； 0.5K 容量 MTP 模式，第 2 次烧录； 1K 容量 OTP 模式；
OSCM	系统主时钟选择： F_{osc} =内部高频 RC 振荡器时钟 F_{HIRC} 的后分频时钟； F_{osc} =内部低频 RC 振荡器时钟 F_{LIRC} ；
HIRCDS	HIRC 后分频输出选择： $F_{osc}=F_{HIRC}/1; F_{HIRC}/2; F_{HIRC}/4; F_{HIRC}/8; F_{HIRC}/16; F_{HIRC}/32;$
LIRCS	系统主时钟选择 FLIRC 时 LIRC 频率选择： 32KHz; 64KHz;
LVRVS	LVR 复位电压选择：(LVR 电压应满足由 F_{CPU} 决定的工作电压特性) LVR 关闭 ($V_{POR}=1.5V$)；1.8V；2.0V；2.7V；3.6V；
WDTM	WDT 模式设置： WDT 始终关闭； WDT 始终开启；
WDTT	WDT 溢出时间（无预分频）选择：(时间为典型值) 4.5ms；18ms；72ms；288ms；
SMTEN	端口输入施密特设置： 输入 SMT 功能无效； 输入 SMT 功能有效；
SMTVS	端口施密特阈值选择： 2.0V/0.8V； 0.8VDD/0.2VDD；
IOHS	端口源电流输出选择： 源电流正常输出； 源电流限流输出；
VPPOMS	VPP(P13)输出模式选择： 开漏输出； 推挽输出；
MCUSEL	芯片模式选择：(C 编译模式支持 C 程序对常量数组的定义，汇编模式则不支持) 汇编模式； C 编译模式；
ENCR	程序代码加密设置： 程序代码加密； 程序代码不加密；



4 时钟

芯片系统仅在系统主时钟 FOSC 下工作，部分外设模块可在系统主时钟 FOSC 或外设低频时钟 FLCLK 下工作。


系统主时钟 FOSC 可通过配置字 OSCM 和 HIRCDS 选择以下时钟：

- ◆ 内部高频 RC 振荡器 HIRC (16MHz) 时钟 FHIRC 的 1/2/4/8/16/32 分频时钟；
 - ◆ 内部低频 RC 振荡器 LIRC (32KHz) 时钟 FLIRC；
- 外设低频时钟 FLCLK 固定为内部低频 RC 振荡器 LIRC (32KHz) 时钟 FLIRC；

CPU 的时钟源固定为系统主时钟 FOSC，CPU 的时钟频率 FCPU 固定为 FOSC 的 2 分频。

WDT (看门狗) 电路的时钟源固定为内部低频 RC 振荡器 LIRC32K。

系统时钟示意图



4.1 内部高频 RC 振荡器

芯片内置 1 个振荡频率为 16MHz 的高精度 HIRC 振荡器，其分频时钟 (16MHz/8MHz/4MHz/2MHz/ 1MHz/500KHz) 可用作系统主时钟源。

4.2 内部低频 RC 振荡器



芯片内置 1 个振荡频率典型值为 32KHz 的 LIRC 振荡器，可用作系统主时钟源或外设低频时钟源，也用于系统上电延时控制、看门狗定时器（WDT）等电路。

注：若系统主时钟源为 HIRC，则仅在 WDT 开启、或 T0 (时钟源为 FLIRC) 使能时，LIRC 才工作。

4.3 系统工作模式

芯片支持运行模式和休眠模式 2 种系统工作模式。

工作模式	模式切换条件	系统工作状态
运行模式	系统复位	主时钟源工作，CPU 在主时钟或其分频时钟下运行
	休眠模式下，CPU 唤醒	
休眠模式	运行模式下，执行 STOP 指令	主时钟源停止，CPU 暂停

注：若系统主时钟为 LIRC，则在 WDT 开启、或 T0 (时钟源为 FLIRC) 使能后进入休眠模式，LIRC 也将一直工作。

4.4 低功耗模式

芯片的休眠模式即为低功耗模式。

执行 STOP 指令可使系统进入低功耗模式，同时对系统会产生以下影响：

- ◊ CPU 停止运行；
- ◊ 根据不同模式停止相应时钟源的振荡；
- ◊ RAM 内容保持不变；
- ◊ 所有的输入/输出端口保持原有状态；
- ◊ 定时器若其时钟源未停止，则可继续工作；

以下情况可使系统退出低功耗模式：

- ◊ 芯片复位；
- ◊ WDT 溢出（若低功耗模式下 WDT 及其时钟源保持继续工作）；
- ◊ 外部中断请求发生（若有外部中断功能并有效）；
- ◊ 定时器中断请求发生（若低功耗模式下定时器及其时钟源保持继续工作）；
- ◊ 键盘中断请求发生（若有键盘中断功能并有效）；
- ◊ LVD/CMP 中断请求发生（若有 LVD/CMP 中断功能并有效）

注：

1、 低功耗模式下触发中断请求时，若对应的中断使能位关闭，则不会退出低功耗模式；若对应的中断使能位开启



而中断总使能位关闭，则仅唤醒 CPU 执行下一条指令；若对应的中断使能位和中断总使能位均开启，则唤醒 CPU 后将执行中断服务程序；

- 2、未使用或未封出的引脚，应将其对应的 I/O 端口设置为输出、输入上拉或输入下拉等稳定状态，以免因引脚浮空而产生漏电流或非预期的中断唤醒；

sinomcu.com



5 复位

5.1 复位条件


芯片共有如下几种复位方式：

- ◊ 上电复位 POR;
- ◊ 低电压复位 LVR;
- ◊ WDT 看门狗复位;

任何一种复位发生后，系统进入复位状态，执行初始化操作并重置 SFR 为复位初始值；复位条件解除后，系统退出复位状态，CPU 重新从程序存储器 0000H 地址处开始运行。

上电复位 POR 和低电压复位 LVR 会关闭系统主时钟振荡器，复位解除后才重新开启振荡器，因为振荡器起振和稳定需要一定的时间，所以系统将保持一定时间的上电延时（典型值为 13ms）以待振荡器稳定振荡后才开始工作；而 WDT 复位则不会关闭主时钟振荡器，复位解除后系统将在较短的复位延时后即开始工作。

下图是复位产生和系统工作状态之间的时序关系示意图：



注：若应用系统在上电或掉电回升时芯片的 VDD 电压上升较慢，则应在复位后 CPU 开始工作时先进行软件延时，以确保芯片开始工作时 VDD 电压已稳定在 F_{CPU} 对应的工作电压范围内。



5.2 上电复位

芯片的上电复位电路可以适应系统快速上电或慢速上电等情况，即使上电过程中发生电源电压抖动的情况也能保证系统可靠的复位。

上电复位过程主要包括以下几个步骤：

- (1) 检测系统电源电压，等待电压高于上电复位电压 VPOR 并保持稳定；
- (2) 若 LVR 功能开启，则需等待电压高于低电压复位电压 VLVR 并保持稳定；
- (3) 若有外部复位功能并已开启，则需等待外部复位引脚电压高于 Vih；
- (4) 初始化所有初始值确定的寄存器；
- (5) 开启主时钟振荡器，并等待一段时间以待振荡器稳定；
- (6) 上电复位结束，CPU 开始执行指令；

5.3 低电压复位

芯片的低电压复位电压 VLVR 可通过配置字 LVRVS 选择。LVR 检测电路具有一定的回滞特性，回滞电压约为 6%（典型值），当电源电压下降至 VLVR 时发生 LVR 复位，反之电源电压需上升至 VLVR+6%后 LVR 复位才解除。

若系统主时钟源为 HIRC，则 LVR 在系统进入休眠模式后将自动关闭，进入运行模式后自动开启；若系统主时钟源为 LIRC，则 LVR 将一直关闭。

5.4 看门狗复位

芯片的看门狗定时器（WDT）复位是一种对系统运行程序的保护机制。正常情况下，用户程序需定时对 WDT 执行清零操作，以避免 WDT 溢出。若发生异常情况，程序未及时清零 WDT，则芯片将因 WDT 溢出而产生看门狗复位，系统初始化后重新运行程序，从而返回受控状态。

注：低功耗模式下 CPU 暂停工作，若此时发生 WDT 溢出，则仅唤醒 CPU 而不复位芯片。



6 I/O 端口

6.1 通用 I/O 功能

芯片的输入/输出端口为一组 6 位端口 P1。所有端口均支持施密特输入，除 P13 外均可选推挽或开漏输出。除用作通用数字 I/O 端口外，部分端口还可复用为外部中断输入、或 PWM 输出等功能。

端口数据寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
P1	-	-	P15D	P14D	P13D	P12D	P11D	P10D
R/W	-	-	R/W	R/W	R/W	R/W	R/W	R/W
初始值	-	-	X	X	X	X	X	X

BIT[5:0] P1nD – P1n 端口数据位 (n=5-0)

端口方向寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
DDR1	-	-	DDR15	DDR14	DDR13	DDR12	DDR11	DDR10
R/W	-	-	R/W	R/W	R/W	R/W	R/W	R/W
初始值	-	-	1	1	1	1	1	1

BIT[5:0] DDR1n – P1n 端口方向控制位 (n=5-0)

0: 端口作为输出口，读端口操作将读取端口的数据位值；

1: 端口作为输入口，读端口操作将读取端口的电平状态；

6.2 内部上/下拉电阻

所有端口均具有内部上拉和下拉电阻，且均可单独控制其上/下拉电阻在端口处于输入状态时是否有效。端口处于输出状态时，上/下拉电阻及其控制位无效。

上拉电阻控制寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
PUCON	-	-	P15PU	P14PU	P13PU	P12PU	P11PU	P10PU
R/W	-	-	R/W	R/W	R/W	R/W	R/W	R/W
初始值	-	-	1	1	1	1	1	1

BIT[5:0] P1nPU – P1n 端口上拉电阻控制位 (n=5-0)



0: 端口内部上拉电阻有效；

1: 端口内部上拉电阻无效；

下拉电阻控制寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
PDCON	-	-	P15PD	P14PD	P13PD	P12PD	P11PD	P10PD
R/W	-	-	R/W	R/W	R/W	R/W	R/W	R/W
初始值	-	-	1	1	1	1	1	1

BIT[5:0] P1nPD – P1n 端口下拉电阻控制位 (n=5-0)

0: 端口内部下拉电阻有效；

1: 端口内部下拉电阻无效；

6.3 端口模式控制

所有端口可选择推挽输出或开漏输出。当端口为推挽输出、或开漏输出低时，输入通路保持连接；而当端口开漏输出高时，输入通路将自动关断。

端口输出模式寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
ODCON	-	-	P15OD	P14OD	P13OD	P12OD	P11OD	P10OD
R/W	-	-	R/W	R/W	R/W	R/W	R/W	R/W
初始值	-	-	0	0	0	0	0	0

BIT[5:0] P1nOD – P1n 端口开漏输出控制位 (n=5-0)

0: 端口输出时为推挽输出；

1: 端口输出时为开漏输出；



7 定时器 TIMER

7.1 看门狗定时器 WDT

看门狗定时器 WDT 的时钟源为内部低频 RC 振荡器 LIRC32K，可通过预分频器选择不同的 WDT 计数时钟频率。WDT 溢出将复位芯片或唤醒 CPU。

可通过配置字 WDTM 和寄存器位 WDTEN 共同决定是否开启 WDT：WDTM 选择始终关闭、或 WDTEN 为 0，则 WDT 关闭；而当 WDTM 选择始终开启且 WDTEN 为 1 时，WDT 才开启。若 WDT 开启，则在休眠模式下 WDT 依然工作且溢出将唤醒 CPU，而在 CPU 运行时 WDT 溢出将复位芯片。

WDT 和定时器 T0 共用一个预分频器，并通过寄存器位决定预分频器的分配。当预分频器分配给 T0 时，WDT 时钟不分频；而预分频器分配给 WDT 时，T0 时钟不分频。

执行 CLRWDT 指令或 STOP 指令将清零 WDT 计数器，若预分频器分配给 WDT，则还将清零预分频计数器（预分频比不变）。

WDT 的基础溢出时间（即无预分频的时间）可配置为 4.5ms/18ms/72ms/288ms。

注：WDT 溢出时间为典型值，而实际值偏差较大，必须保证清 WDT 的间隔时间小于 WDT 溢出时间的 1/4。

杂项控制寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
MCR	WDTEN	EIS	LVDF	LVDVS3	LVDVS2	LVDVS1	LVDVS0	LVDEN
R/W	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W
初始值	1	0	0	0	0	0	0	0

BIT[7] WDTEN – 看门狗使能位

- 0: 关闭 WDT;
- 1: 开启 WDT;

BIT[6] EIS – INT 端口外部中断功能使能位

- 0: 关闭端口的外部中断功能;
- 1: 使能端口的外部中断功能;

BIT[5] LVDF – LVD 检测状态标志位

BIT[4:1] LVDVS[3:0] – LVD 电压检测阈值选择位


BIT[0] LVDEN – 低电压检测 LVD 使能位



7.2 定时器 T0

定时器 T0 为 8 位定时/计数器，包含 1 个 8 位递增计数器、可编程预分频器、控制寄存器。

- ✧ 可通过预分频器设置时钟频率；
- ✧ 时钟源可选 FCPU、FLCLK、或外部时钟（TC0 输入）；
- ✧ 支持溢出中断和溢出唤醒功能；



TOCNT 为 8 位可读写的递增计数器，计数溢出到 0 时产生溢出信号并触发中断，中断标志 T0IF 将被置 1。

预分频器为 T0 与 WDT 共用，通过寄存器位 TOPTA 控制预分频器的分配。

TOPTA=0 时，预分频器分配给 T0 使用，T0 周期（溢出时间） = 预分频比 / T0 计数时钟频率，写 TOCNT 将清零预分频计数器，而执行 CLRWDT 或 STOP 指令则不影响预分频器的计数。

TOPTA=1 时，预分频器分配给 WDT 使用，执行 CLRWDT 或 STOP 指令将清零预分频计数器，而写 TOCNT 则同样不影响预分频器的计数。

通过 TOPTA 改变预分频器的分配时，也将清零预分频计数器。

清零预分频计数器的操作不会改变预分频比，而改变预分频比也不会清零预分频计数器。

当通过 T0TBS 选择 FLCLK 作为 T0 时钟时，在低功耗模式下 T0 将继续工作，溢出可唤醒。

定时器控制寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
TMRCR	-	T0TBS	-	-	-	-	T1IE	T1IF
R/W	-	R/W	-	-	-	-	R/W	R/W



初始值	-	0	-	-	-	-	0	0
-----	---	---	---	---	---	---	---	---

BIT[6] T0TBS – T0 时钟源选择位

- 0: T0 时钟源由 T0PTS 决定；
1: T0 时钟源为外设低频时钟 FLCLK；

BIT[1] T1IE – 定时器 T1 中断使能位

- 0: 屏蔽定时器 T1 中断；
1: 使能定时器 T1 中断；

BIT[0] T1IF – 定时器 T1 中断标志位

- 0: 未触发定时器 T1 中断；
1: 已触发定时器 T1 中断，需软件清 0；

定时器 T0 控制寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
T0CR	-	INTM	T0PTS	T0CSE	T0PTA	T0PRS2	T0PRS1	T0PRS0
R/W	-	R/W						
初始值	-	0	1	1	1	1	1	1

BIT[6] INTM – 外部中断 INT 触发方式选择位

- 0: 下降沿触发；
1: 上升沿触发；

BIT[5] T0PTS – T0 时钟源选择位（仅 T0TBS=0 时有效）

- 0: T0 时钟源为 FCPU；
1: T0 时钟源为 TC0 输入的外部时钟（端口需设为输入状态）；

BIT[4] T0CSE – T0 外部时钟计数沿选择位

- 0: T0 在外部时钟上升沿计数；
1: T0 在外部时钟下降沿计数；

BIT[3] T0PTA – 预分频器分配控制位

- 0: 预分频器分配给 T0；
1: 预分频器分配给 WDT；

BIT[2:0] T0PRS[2:0] – T0 时钟预分频比选择位

T0PRS[2:0]	T0 时钟预分频比 (T0PTA=0)	WDT 时钟预分频比 (T0PTA=1)
000	1 : 2	1 : 1



001	1:4	1:2
010	1:8	1:4
011	1:16	1:8
100	1:32	1:16
101	1:64	1:32
110	1:128	1:64
111	1:256	1:128

定时器 T0 计数器


	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
T0CNT	T0CNT7	T0CNT6	T0CNT5	T0CNT4	T0CNT3	T0CNT2	T0CNT1	T0CNT0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	X	X	X	X	X	X	X	X

BIT[7:0] T0CNT[7:0] – T0 计数器, 为可读写的递增计数器

7.3 定时器 T1

定时器 T1 为 8 位定时/计数器, 包含 1 个 8 位递减计数器、可编程预分频器、控制寄存器、8 位重载寄存器和 8 位比较寄存器。

- ◊ 可通过预分频器设置时钟频率, 可通过重载寄存器控制计数周期;
- ◊ 支持 8 位 PWM 输出, 可通过比较寄存器设置 PWM 占空比;
- ◊ 支持溢出中断和溢出唤醒功能;



定时器 T1, 可通过寄存器位 T1CKS 选择时钟源, 通过 T1PRS 选择时钟预分频比, 所选时钟源通过预分频器后产生 T1 计数器 T1CNT 的计数时钟 (上升沿计数)。写 T1CNT 将清零预分频计数器, 而预分频比保持不变。

T1EN=0 时, T1CNT 保持不变, 写重载寄存器 T1LOAD 将立即载入 T1CNT; T1EN=1 时, T1CNT 递减计数, 计数到 0 的时钟结束后产生溢出信号并触发中断, 中断标志 T1IF 将被置 1, 同时 T1 自动将当前 T1LOAD 值载入 T1CNT 并重新



开始计数。

如图所示，定时器 T1 可实现 PWM 功能 (PWM1)，可通过寄存器位使能或关闭 PWM 功能，并控制端口是否输出 PWM 波形。PWM1 关闭时 T1PWM 信号为低电平。PWM1 使能后 T1CNT 从重载值开始递减计数直到计数溢出为一个 PWM 周期：当计数到与比较寄存器 T1DATA 相等时，T1PWM 变为高电平；当计数溢出时，T1PWM 变为低电平。

T1DATA 配有 1 个 8 位比较缓冲器 (T1DT_buf) 用于与 T1CNT 比较，PWM1 关闭时写 T1DATA 将立即载入缓冲器中，而 PWM1 使能后写 T1DATA 则将在 T1 溢出时才载入缓冲器中。若要首个 PWM 周期和占空比准确，需先写重载寄存器和比较寄存器，再使能 PWM，最后开启定时器。

T1PWM 信号的占空比计算如下：

- ◆ 高电平时间 = (T1DATA) × T1CNT 计数时钟周期
- ◆ 周期 (T1 溢出时间) = (T1LOAD + 1) × T1CNT 计数时钟周期
- ◆ 占空比 (高电平时间/周期) = (T1DATA) / (T1LOAD + 1)

定时器 T1 控制寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
T1CR	T1EN	PWM1EC	-	T1CKS1	T1CKS0	T1PRS2	T1PRS1	T1PRS0
R/W	R/W	R/W	-	R/W	R/W	R/W	R/W	R/W
初始值	0	0	-	0	0	0	0	0

BIT[7] T1EN – 定时器 T1 使能位

- 0: 关闭定时器 T1;
- 1: 开启定时器 T1;

BIT[6] PWM1EC – PWM1 使能位及端口输出控制位

- 0: 关闭 PWM1 功能，并禁止端口输出脉宽调制波形；
- 1: 使能 PWM1 功能，并允许端口输出脉宽调制波形；

BIT[4:3] T1CKS[1:0] – T1 时钟源选择位

T1CKS[1:0]	T1 时钟源
00	F _{CPU}
01	F _{osc}
10	TC1 上升沿
11	TC1 下降沿

注：当系统主时钟源为 HIRC 时，T1 时钟源选择 F_{osc}，则将直接使用 16MHz 的 F_{HIRC} 而非 HIRC 后分频时钟。



BIT[2:0] T1PRS[2:0] - T1 时钟预分频比选择位

T1PRS[2:0]	T1 时钟预分频比
000	1:1
001	1:2
010	1:4
011	1:8
100	1:16
101	1:32
110	1:64
111	1:128

定时器 T1 计数器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
T1CNT	T1CNT7	T1CNT6	T1CNT5	T1CNT4	T1CNT3	T1CNT2	T1CNT1	T1CNT0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	1	1	1	1	1	1	1	1

BIT[7:0] T1CNT[7:0] - T1 计数器, 为可读写的递减计数器

定时器 T1 重载寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
T1LOAD	T1LOAD7	T1LOAD6	T1LOAD5	T1LOAD4	T1LOAD3	T1LOAD2	T1LOAD1	T1LOAD0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	1	1	1	1	1	1	1	1

BIT[7:0] T1LOAD[7:0] - T1 重载寄存器, 用于设置 T1 的计数周期

注: 定时器重载寄存器的值禁止为 0, 否则定时器将无法正常工作。

定时器 T1 比较寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
T1DATA	T1DATA7	T1DATA6	T1DATA5	T1DATA4	T1DATA3	T1DATA2	T1DATA1	T1DATA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7:0] T1DATA[7:0] - T1 比较寄存器, 用于设置 PWM1 的占空比



sinomcu.com



8 低电压检测 LVD

芯片内置低电压检测模块 LVD，可通过寄存器位 LVDEN 开启，通过 LVDVS 选择电压检测阈值。当 VDD 电压降至电压检测阈值以下时检测状态标志位 LVDF 将被置 1；因 LVD 电路的回滞特性（回滞电压典型值为 6%），VDD 电压需恢复至电压检测阈值+6%后 LVDF 才被清 0。

注：开启 LVD 或切换电压检测阈值等操作，需待电路稳定（时间>200, s）后 LVD 输出才有效。

杂项控制寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
MCR	WDTEN	EIS	LVDF	LVDVS3	LVDVS2	LVDVS1	LVDVS0	LVDEN
R/W	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W
初始值	1	0	0	0	0	0	0	0

BIT[7] WDTEN – 看门狗使能位

BIT[6] EIS – INT 端口外部中断功能使能位

BIT[5] LVDF– LVD/CMPF 检测状态标志位

0: VDD 电压高于电压检测阈值或 CMP 输出为低，即其正端输入电压低于负端输入电压，或 LVD/CMP 关闭；

1: VDD 电压低于电压检测阈值或 CMP 输出为高，即其正端输入电压高于负端输入电压；

BIT[4:1] LVDVS[3:0] – LVD 电压检测阈值选择位 / CMP 模块 EVD 分压电阻档位选择

LVDEN=1

LVDVS[3:0]	LVD 电压检测阈值	LVDVS[3:0]	LVD 电压检测阈值
0000	1.8V	1000	2.8V
0001	2.0V	1001	2.9V
0010	2.1V	1010	3.0V
0011	2.2V	1011	3.2V
0100	2.4V	1100	3.3V
0101	2.5V	1101	3.6V
0110	2.6V	1110	4.0V
0111	2.7V	1111	4.2V

LVDEN=0&CMPEN=1



LVDVS[3:0]	EVD 分电压档位
0000	最低档位
.....	
1111	最高档位

BIT[0] LVDEN – 低电压检测 LVD 使能位

0: 关闭 LVD;


1: 开启 LVD;

9 比较器 CMP 和电压检测 EVD

9.1 CMP 概述

芯片内置 1 个比较器，支持外部引脚信号间电压比较，或与内部参考电压比较。

- ✧ 正端输入支持 1 个端口输入和 VDD 的电阻分压输入选择；
- ✧ 负端输入支持 4 个端口输入、VIR(0.5V)和 VDD 的电阻分压输入等多路选择；
- ✧ 输出可选择上升沿或下降沿触发中断，~~端口输出可门控，且支持输出取反；~~
- ✧ 可实现 VDD 低电压检测功能




9.2 内部分压电路

内部分压电路由 1 连串电阻构成，可以产生不同分压比的电压信号 V_{intR} ，由 EVDVS[5:0]控制不同的配置；EVDVS[5]控制前置电阻选择（即 V_{intR} 电压上限），EVDVS[4]控制后置电阻选择（即 V_{intR} 电压下限），EVDVS[3:0]控制 16 档分压比；

注：此章节 EVDVS[3:0] 复用 MCR 寄存器的 LVDVS[3:0] 位，在 LVDEN=0 & CMPEN=1 时生效；


配置 0：EVDVS[5] = 0，EVDVS[4]=0



V_{intR} 调整范围: $((1/4 + 1/32) \sim 3/4) * VDD$

$$V_{intR} = (1/4 + (N+1)/32) * VDD, N = EVDVS[3:0](十进制数)$$


配置 1: EVDVS[5] = 0, EVDVS[4]=1



V_{intR} 调整范围: $((1/24 \sim 2/3) * VDD$

$$V_{intR} = ((N+1)/24) * VDD, N = EVDVS[3:0](十进制数)$$


配置 2: EVDVS[5] = 1, EVDVS[4]=0



V_{intR} 调整范围: $((1/5 + 1/40) \sim 3/5) * VDD$

$$V_{intR} = (1/5 + (N+1)/40) * VDD, N = EVDVS[3:0](十进制数)$$

配置 3: EVDVS[5] = 1, EVDVS[4]=1



V_{intR} 调整范围: $((1/32 \sim 1/2) * VDD$

$$V_{intR} = ((N+1)/32) * VDD, N = EVDVS[3:0](十进制数)$$

9.3 使用样例

样例 1: EVN1 为负端输入, V_{intR} 为正端输入, V_{intR} 电压为 $(17/32) * VDD$

- 1、根据 V_{intR} 调整范围, 配置 $EVDVS[5:4]=00b$ (配置 0), $EVDVS[3:0]=1000b$ ($N=8$) ;
 $V_{intR} = (1/4 + (8+1)/32) * VDD = (17/32) * VDD$
- 2、CMPPS=1b, 选择正端内部分压
- 3、CMPNS=01b, 选择负端 EVN1
- 4、根据需要配置输出 CMPNV\CMPOE;
- 5、根据需要配置中断 CMPIM
- 6、开启比较器 LVDEN=0,CMPEN=1

注: 此章节 $EVDVS[3:0]$ 复用 MCR 寄存器的 $LVDVS[3:0]$ 位, 在 $LVDEN=0 \& CMPEN=1$ 时生效;

9.4 CMP 相关寄存器

CMP 控制寄存器

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CMPCR0	CMPEN	CMPPS	-	CMPNS2	CMPNS1	CMPNS0	CMPNV	CMPOE
R/W	R/W	R/W		R/W	R/W	R/W	R/W	R/W
初始值	0	0		0	0	0	0	0

BIT[7] CMPEN – 比较器 CMP 使能位 (LVDEN 为 0 时)

- 0: 关闭 CMP;
1: 开启 CMP;

BIT[6] CMPPS – CMP 正端输入选择位

- 0: EVN0(P11);



1: 内部分压;

BIT[4:2] CMPNS – CMP 负端输入选择位

000: EVN0(P11);

001: EVN1(P12);

010: EVN2(P14);

011: EVN3(P15);

100: 内部分压;

101: 内部参考(0.5v);

110: 保留

111: 保留

BIT[1] CMPNV – CMPO 端口输出取反控制位

0: 端口输出 CMP 比较结果的正向电平;

1: 端口对 CMP 比较结果取反后输出;

BIT[0] CMPOE – CMPO 端口输出使能位

0: 禁止端口输出 CMP 比较结果;

1: 允许端口输出 CMP 比较结果;

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CMPCR1	-		EVDVS5	EVDVS4				
R/W	-		R/W	R/W				
初始值	-		0	0				

BIT[5] EVDVS[5] –VintR 电压检测量值上限范围控制

0: 前置电阻选择 8R;

1: 前置电阻选择 8R+8R;

BIT[4] EVDVS[4] –VintR 电压检测量值下限范围控制

0: 后置电阻选择 8R;

1: 后置电阻不选择, 直接接 GND;

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CMPCR2	-	-	-	-		CMPIM	CMPIE	CMPIF
R/W	-	-	-	-		R/W	R/W	R/W
初始值	-	-	-	-		0	0	0



BIT[2] CMPIM – CMP 中断触发方式选择位

- 0: CMP 输出的上升沿触发;
- 1: CMP 输出的下降沿触发;

BIT[1] CMPIE – CMP 中断使能位

- 0: 屏蔽 CMP 中断;
- 1: 使能 CMP 中断;

BIT[0] CMPIF – CMP 中断标志位

- 0: 未触发 CMP 中断;
- 1: 已触发 CMP 中断, 需软件清 0;

注: 状态标志 CMPOF 复用 LVD 章节的 MDR 寄存器的 LVDF 控制位, 在 LVDEN=0&CMPEN=1 时生效;



10 中断

芯片的中断源包括外部中断 (INT)、定时器中断 (T0~T1)、LVD/CMP 中断和键盘中断等。可通过中断总使能位 GIE 屏蔽所有中断。

CPU 响应中断的过程如下：

- ◆ CPU 响应中断源触发的中断请求时，自动将当前指令之后将要执行的下一条指令的地址压栈保存，自动清 0 中断总使能位 GIE 以暂停响应后续中断。与复位不同，硬件中断不停止当前指令的执行，而是暂时挂起中断继续执行当前指令，完成后再处理中断。
- ◆ CPU 响应中断后，程序跳至中断入口地址 (0008H) 开始执行中断服务程序，中断服务程序应先保存累加器 A 和状态寄存器 STATUS，然后处理被触发的中断。
- ◆ 中断服务程序处理完中断后，应先恢复累加器 A 和状态寄存器 STATUS，再执行 RETIE 指令以返回主程序。系统将自动恢复 GIE 为 1，然后从堆栈取出此前保存的 PC 值，CPU 从响应中断时正在执行指令的下一条指令的地址处开始继续运行。

注：应用外部中断功能或键盘中断功能，需将相应端口设为输入状态。

10.1 外部中断

芯片具有 1 路外部中断源 INT，可通过寄存器位 INTM 选择上升沿或下降沿等触发方式。外部中断触发时，中断标志 INTIF 将被置 1，若 GIE 为 1 且相应的外部中断使能位 INTIE 为 1，则产生外部中断。

注：若通过寄存器位 EIS 置 1 使能端口的外部中断功能，则端口的键盘中断唤醒功能无效。

10.2 定时器中断

定时器 Tn ($n=0-1$) 在计数溢出时将触发定时器中断，中断标志 TnIF ($n=0-1$) 将被置 1，若 GIE 为 1 且相应的定时器中断使能位 TnIE ($n=0-1$) 为 1，则产生定时器中断。

10.3 键盘中断

芯片具有 6 路键盘中断源，均可单独使能或关闭端口的键盘中断功能。任意一路使能键盘中断功能的端口，其输入电平发生变化时均将触发键盘中断，中断标志 KBIF 将被置 1，若 GIE 为 1 且键盘中断使能位 KBIE 为 1，则产生键盘中断。



键盘中断控制寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
P1KBCR	-	-	P15KE	P14KE	P13KE	P12KE	P11KE	P10KE
R/W	-	-	R/W	R/W	R/W	R/W	R/W	R/W
初始值	-	-	0	0	0	0	0	0

BIT[5:0] P1nKE – P1n 端口键盘中断功能使能位 (n=5-0)

- 0: 关闭端口的键盘中断功能;
1: 使能端口的键盘中断功能;

10.4 中断相关寄存器

中断使能寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
INTE	GIE	-	-	-	-	INTIE	KBIE	TOIE
R/W	R/W	-	-	-	-	R/W	R/W	R/W
初始值	0	-	-	-	-	0	0	0

BIT[7] GIE – 中断总使能位

- 0: 屏蔽所有中断;
1: 由相应的中断使能位决定 CPU 是否响应中断源所触发的中断;

BIT[2] INTIE – INT 中断使能位

- 0: 屏蔽 INT 中断;
1: 使能 INT 中断;

BIT[1] KBIE – 键盘中断使能位

- 0: 屏蔽键盘中断;
1: 使能键盘中断;

BIT[0] TOIE – 定时器 T0 中断使能位

- 0: 屏蔽定时器 T0 中断;
1: 使能定时器 T0 中断;



中断标志寄存器

	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
INTF	-	-	-	-	-	INTIF	KBIF	T0IF
R/W	-	-	-	-	-	R/W	R/W	R/W
初始值	-	-	-	-	-	0	0	0

BIT[2] INTIF – INT 中断标志位

- 0: 未触发 INT 中断;
1: 已触发 INT 中断, 需软件清 0;

BIT[1] KBIF – 键盘中断标志位

- 0: 未触发键盘中断;
1: 已触发键盘中断, 需软件清 0;

BIT[0] T0IF – 定时器 T0 中断标志位

- 0: 未触发定时器 T0 中断;
1: 已触发定时器 T0 中断, 需软件清 0;




11 特性曲线


注：


- 1、特性曲线图中数据均源自抽样实测，仅作为应用参考，部分数据因生产工艺偏差，可能与实际芯片不符；为保证芯片能正常工作，请确保其工作条件符合电气特性参数说明；
- 2、图文中若无特别说明，则电压特性曲线的温度条件为 $T=25^{\circ}\text{C}$ ，温度特性曲线的电压条件为 $VDD=5\text{V}$ ；

11.1 I/O 特性


输入 SMT 阈值电压 VS 电源电压








上/下拉电阻值 VS 电源电压






I/O 输出电流 VS 端口电压 (VDD=5V)







11.2 功耗特性



运行模式 功耗 VS 电源电压





**IDD功耗VS电源电压@FCPU=40Khz/2@LIRC**


休眠模式 功耗 VS 电源电压

休眠模式功耗VS电源电压@LIRC关**休眠模式功耗VS电源电压@LIRC开**





11.3 模拟电路特性

HIRC 频率 VS 电源电压/温度



LIRC 频率 VS 电源电压/温度









12 封装尺寸

12.1 SOP8



SYMBOL	MILLIMETER		
	MIN	TYP	MAX
A	-	-	1.77
A1	0.08	0.18	0.28
A2	1.20	1.40	1.60
A3	0.55	0.65	0.75
b	0.39	-	0.48
b1	0.38	0.41	0.43
c	0.21	-	0.26
c1	0.19	0.20	0.21
D	4.70	4.90	5.10
E	5.80	6.00	6.20
E1	3.70	3.90	4.10
e	1.27BSC		
L	0.50	0.65	0.80
L1	1.05BSC		
θ	0	-	8°


12.2 DIP8



SYMBOL	MILLIMETER		
	MIN	TYP	MAX
A	3.60	3.80	4.00
A1	0.51	-	-
A2	3.10	3.30	3.50
A3	1.50	1.60	1.70
b	0.44	-	0.53
b1	0.43	0.46	0.48
B1	1.52BSC		
c	0.25	-	0.31
c1	0.24	0.25	0.26
D	9.05	9.25	9.45
E1	6.15	6.35	6.55
e	2.54BSC		
eA	7.62BSC		
eB	7.62	-	9.50
eC	0	-	0.94
L	3.00	-	-



12.3 SOT23-6



SYMBOL	MILLIMETER		
	MIN	TYP	MAX
A	-	-	1.35
A1	0.04	-	0.15
A2	1.00	1.10	1.20
A3	0.55	0.65	0.75
b	0.30	-	0.50
b1	0.30	0.40	0.45
c	0.08	-	0.22
c1	0.08	0.13	0.20
D	2.72	2.92	3.12
E	2.60	2.80	3.00
E1	1.40	1.60	1.80
e	0.95BSC		
L	0.30	-	0.60
θ	0	-	8°



13 修订记录

版本	日期	修订内容
V1.0.0	2025-06-26	发布初版；

sinomcu.com