



MC60F3136 数据手册

基于 ARM Cortex[®]-M0 内核的高性能电机专用微控制器

Rev1.0.3

本资料内容为晟矽微电子（以下简称“我公司”）版权所有。

我公司将力求本资料的内容做到准确无误，但同时保留在不通知用户的情况下，对本资料内容的修改权。如您需要获得最新的资料，请及时联系我公司。

我公司将尽最大努力为您提供高品质、高稳定性的产品。尽管如此，由于一般半导体器件的电气敏感性及其易受到外部物理损伤等固有特性存在，所以难免造成半导体器件出现故障或失效的可能。当您使用我公司产品时，有责任按照本资料以及相关资料中提到的“规则”来设计一个稳定及安全可靠的系统环境。另外，在遇到超规格（本资料中未描述到内容）的使用，请您提前咨询我公司，以免因我公司产品在一些特殊设备中或者特殊环境下的使用，导致财产损失、人员伤亡等严重后果的发生。因超规格的使用、未经咨询授权我公司产品的使用，我公司对此不承担任何法律责任。



32 位 ARM Cortex[®]-M0 内核 FLASH 型 MCU，最高 72MHz 主频，64KB FLASH，8K SRAM，12 位高速 ADC，1 个 16 位 6 通道电机控制模块，3 个 16 位定时器，除法及开方运算，1 路 UART，1 路 SPI，1 路 I2C，CRC，2 个 CMP，2 个 OPA，SWD 调试

主要特性

- CORE
 - 32 位 ARM Cortex[®]-M0 内核
 - 最高主频 72MHz
 - 32 位 MUL 单周期
- 开方运算及除法器
 - 32 位 DIV 16 周期
 - 32 位开平方 16 周期
- 存储器
 - 片上 64K 字节 FLASH 程序存储器
 - 片上 8K 字节 SRAM,支持硬件奇偶校验
 - 2K 字节类 EEPROM
 - 支持代码加密保护功能
- 复位与电源管理
 - 数字和 IO 供电: 2.2~5.5V
 - 电源供电: VDDA=VDD~5.5V
 - 上电/断电复位(POR/PDR)
 - 可编程电压监测器(PVD)
 - 低功耗模式: 睡眠和停止模式
- 时钟管理
 - 片上高精度 72MHz RC 高速振荡器
 - 片上 40KHz 低功耗 RC 低速振荡器
- I/O
 - 最多 26 个 FAST I/O
 - 所有 I/O 口可以映像到 16 个外部中断
- 电机控制
 - 6 路独立 (3 对互补) 输出的 PWM
 - 支持 3 对非对称互补输出
 - 支持死区功能
 - 单独的保护引脚
 - 比较器输入与保护模块连接
 - 单周期 PWM 内支持任意四个时刻触发 ADC 转换
- 定时器/计数器
 - 3 个 16 位定时器,支持输入捕获和比较输出
- (TIM6/TIM14/TIM18)
 - 1 个独立看门狗定时器: IWDG
 - 1 个 24 位递减计数 SysTick 定时器
- 12 位高精度 ADC
 - 12 位高精度逐次逼近型 ADC
 - 多达 20 个模拟通道: 16 个外部通道+4 个内部通道 (温度传感器, VREF, 2 个运算放大器输出)
 - 一个序列最多可由 12 个通道组成,组成序列的通道可以按任意顺序组合
 - 支持分段功能,一个序列最多可由四个段组成
 - 12 个转换结果寄存器
 - 支持多个外设硬件触发 ADC 转换
 - 转换范围: 0 ~ VDDA
 - 工作电压范围: 2.4V~VDDA
- 通讯接口
 - 1 个 UART 接口,支持 RXD/TXD 互换,支持低功耗唤醒
 - 1 个 I2C 接口,支持低功耗唤醒
 - 1 个 SPI 接口,支持 4~16 位的数据格式
- CRC-32 计算单元
 - 支持 CRC-32 多项式: 0x4C11DB7(以太网)
 - 支持 CRC-16-CCITT 多项式: 0x1021
 - 支持 CRC-16 多项式: 0x8005
- 2 个高性能电压比较器
 - 1 个比较器正相 5 通道可选 (3 外部管脚+2 内部运放输出)
 - 1 个电压比较器正相 3 通道可选 (1 外部管脚+2 内部运放输出)
 - 反相可选择内部多档位比较电压,且有 SMT 档位选择
 - 输出带数字滤波,极性选择,引发中断,与定时器产生联动效果,同时作为电机控制模块的刹车输入信号



- 带有自校准功能
- 2 个高增益运算放大器
 - 内部放大倍数多档位可选
 - 负端与输出接口丰富，可以适配不同应用
 - 带有自校准功能
- 96 位的芯片唯一码
- 串行调试(SWD)接口
- 工作环境温度
 - -40°C~105°C
- 封装形式
 - SSOP28
 - TSSOP28
 - SSOP24
 - QFN24
 - TSSOP20
 - QFN20

Shomcu.com



目录

1	产品简介	7
1.1	概述	7
1.2	系统框图	8
1.3	产品外设功能	9
2	引脚定义	11
2.1	MC60F3136A0ZP -SSOP28	11
2.2	MC60F3136A0YV -TSSOP28	11
2.3	MC60F3136A0YK -SSOP24	12
2.4	MC60F3136A0ZG -QFN24	12
2.5	MC60F3136A0Y -TSSOP20	13
2.6	MC60F3136A0ZQ -QFN20	13
2.7	引脚定义	13
3	订购信息	17
4	功能概述	18
4.1	ARM Cortex [®] -M0 内核	18
4.2	内置闪存存储器	18
4.3	内置 SRAM	18
4.4	嵌套向量中断控制器(NVIC)	18
4.5	外部中断/事件控制器(EXTI)	18
4.6	时钟和启动	18
4.7	循环冗余校验计算单元 (CRC)	19
4.8	启动方式	19
4.9	供电方案	20
4.10	供电监控器	20
4.11	电压调压器 (LDO)	20
4.12	低功耗模式	21
4.12.1	睡眠模式	21
4.12.2	停止模式	21
4.13	定时器和看门狗	21
4.13.1	通用定时器(TIM14、18)	22
4.13.2	基本定时器 (TIM6)	22
4.13.3	独立看门狗	22
4.13.4	SysTick 定时器	23
4.14	电机控制(MCP)	23
4.15	I2C 总线	23
4.16	通用异步收发器(UART)	23
4.17	串行外设接口(SPI)	24
4.18	通用输入输出接口(GPIO)	24
4.19	ADC(模拟/数字转换器)	24
4.19.1	温度传感器(TS)	24



4.19.2	内部参考电压 (VREFINT)	24
4.20	电压比较器 CMP	25
4.21	运算放大器 OPAMP	25
4.22	串行 SWD 调试口(SW-DP)	25
5	存储器映像	26
6	电气特性	28
6.1	测试条件	28
6.1.1	最小值和最大值	28
6.1.2	典型值	28
6.1.3	典型曲线	28
6.1.4	负载电容	28
6.1.5	引脚输入电压	28
6.1.6	供电方案	29
6.1.7	电流消耗测量	29
6.2	极限参数	30
6.3	工作条件	31
6.3.1	通用工作条件	31
6.3.2	上电和掉电时的工作条件	31
6.3.3	内嵌复位和电源控制模块特性	31
6.3.4	内置参考电压	32
6.3.5	供电电流特性	32
6.3.6	低功耗模式唤醒时间	34
6.3.7	内部时钟源特性	34
6.3.8	存储器特性	35
6.3.9	I/O 端口特性	36
6.3.10	NRST 引脚特性	38
6.3.11	12 位 ADC 特性	39
6.3.12	温度传感器特性	41
6.3.13	TIM 定时器特性	41
6.3.14	通信接口	42
6.3.15	模拟比较器 CMP 特性	44
6.3.16	运算放大器 OPAMP 特性	45
6.3.17	EMC 特性	46
7	封装特性	49
7.1	SSOP28(0.635mm pitch)	49
7.2	TSSOP28(0.65mm pitch)	50
7.3	SSOP24 (0.635mm pitch)	50
7.4	QFN24 (4x4x0.75mm 0.50mm pitch)	51
7.5	TSSOP20 (0.65mm pitch)	52
7.6	QFN20 (3x3x0.75mm 0.40mm pitch)	52
8	产品命名	53
9	修改记录	54



Sinomcu.com



1 产品简介

1.1 概述

本产品使用高性能的 ARM Cortex[®]-M0 32 位内核，最高工作频率 72MHz，内置高速存储器，丰富的增强 I/O 端口和连接到一条 APB 总线的外设。所有型号的器件都包含 1 个 12 位的 ADC、3 个通用 16 位定时器、1 个专用的电机控制模块、2 个电压比较器和 2 个运算放大器，还包含标准和先进的通信接口：1 个 I2C 接口和、1 个 SPI 接口和 1 个 UART 接口。

本产品供电电压为 2.2V 至 5.5V，包含 -40°C 至 +85°C 温度范围和 -40°C 至 +105°C 的扩展温度范围。一系列的省电模式保证低功耗应用的要求。


本产品提供包括 20~28 脚多种不同封装形式，根据不同的封装形式，器件中的外设配置不尽相同。下面给出了该系列产品中所有外设的基本介绍。

这些丰富的外设配置，使得本产品微控制器适合于多种应用场合：

- 电机控制
- 数据采集
- 智能仪表



1.2 系统框图





1.3 产品外设功能

表 1.1 产品功能和外设配置

产品型号	MC60F3136A0	MC60F3136A0YV	MC60F3136A0YK	MC60F3136A0ZG	MC60F3136A0YM	MC60F3136A0ZQ
外围接口	ZP					
闪存-K 字节	64					
SRAM-K 字节	8					
定时器	3 (16-bit)					
电机控制	1(16-bit)					
SPI	1					
I2C	1					
UART	1					
硬件乘法	1					
硬件除法	1					
开方运算	1					
12 位同步	1		1		1	
ADC(通道数)	20Channels (16 ext + 4 int)		18Channels (14 ext + 4 int)		14Channels (10 ext + 4 int)	
电压比较器	2					
运算放大器	2					
GPIOs	26		22		18	
CPU 频率	72 MHz					
工作电压	2.2 to 5.5V					
工作温度	周围环境温度: -40 to +105 °C 结温温度: -40 to +125 °C					
封装	SSOP28	TSSOP28	SSOP24	QFN24	TSSOP20	QFN20




图 1.1 系统框图



2 引脚定义

2.1 MC60F3136A0ZP -SSOP28




图 2.1 SSOP28 引脚图

2.2 MC60F3136A0YV -TSSOP28




图 2.2 TSSOP28 引脚图



2.3 MC60F3136A0YK -SSOP24




图 2.3 SSOP24 引脚图

2.4 MC60F3136A0ZG -QFN24




图 2.4 QFN24 引脚图



2.5 MC60F3136A0Y -TSSOP20




图 2.5 TSSOP20 引脚图

2.6 MC60F3136A0ZQ -QFN20




图 2.6 QFN20 引脚图

2.7 引脚定义

表 2.1 IO 定义说明

名称	缩写	定义
引脚名称		除非在引脚名称下方的括号中另有说明, 否则引脚在复位期间和复位之后的功能与实际引脚名称相同
引脚类型	S	电源
	I	输入
	I/O	输入/输出
引脚结构	TC	标准的 5V I/O
	TTa	5V I/O 直连到 ADC 模块

注: I= 输入, O= 输出, S= 电源, HiZ= 高阻



表 2.2 引脚定义

引脚封装					引脚名称	类型	I/O 结构	可选的复用功能	
SSOP28	TSSOP28	SSOP24 QFN24	TSSOP20	QFN20				默认复用功 能	模拟或附加 功能
1	1	1	1	1	VDD	S	-	-	-
2	2	2	2	2	PA0	I/O	TTa	TIM14, UART1_RX, I2C1_SDA	ADC_IN0, CMP1_INN
3	3	3	3	3	PA1	I/O	TC	TIM18_CH1, SPI1_SCK, I2C1_SCL, ADC_DB	-
4	4	-	-	-	PA2	I/O	TC	UART1_TX	-
5	5	-	-	-	PA3	I/O	TC	TIM18_CH1, UART1_RX	-
6	6	-	-	-	PA4	I/O	TTa	TIM18_CH2, SPI1_NSS	ADC_IN1
7	7	4	-	-	PA5	I/O	TTa	TIM18_CH3, SPI1_SCK	ADC_IN2
8	8	5	-	-	PA6	I/O	TTa	MCP_BKIN, TIM14_CH1, SPI1_MISO	ADC_IN3
9	9	6	4	4	PA7	I/O	TTa	TIM18_CH2, SPI1_MOSI	ADC_IN4 CMP1_INP1, OPA1_INP
10	10	7	5	5	PA8	I/O	TTa	MCO, TIM18_CH3,	ADC_IN5, CMP1_INP2, OPA1_INN
11	11	8	6	6	PA9	I/O	TTa	UART1_TX, I2C1_SCL	ADC_IN6, CMP1_INP3, OPA1_OUT
12	12	9	7	7	PA10	I/O	TTa	MCP_BKIN, UART1_RX, SPI1_NSS I2C1_SDA	ADC_IN7, CMP2_INP, OPA2_INP
13	13	10	8	8	PA11	I/O	TTa	TIM18_CH1, SPI1_SCK	ADC_IN8, OPA2_INN
14	14	11	9	9	PA12	I/O	TTa	TIM18_CH2, SPI1_MISO	ADC_IN9, CMP2_OUT, OPA2_OUT



引脚封装					引脚名称	类型	I/O 结构	可选的复用功能	
SSOP28	TSSOP28	SSOP24 QFN24	TSSOP20	QFN20				默认复用功能	模拟或附加功能
15	15	12	10	10	PA13	I/O	TTa	TIM18_CH3, UART1_RX, SPI1_MOSI, SWDIO	ADC_IN10, CMP1_OUT
16	16	13	11	11	PA14/BOOT0	I/O	TTa	UART1_TX, BOOT, SWCLK	ADC_IN11
17	17	14	12	12	PA15	I/O	TTa	MCP_BKIN, TIM14_CH1, UART1_RX	ADC_IN12, CMP2_INN
18	18	15	13	13	PB9	I/O	TC	MCP_CH3N	-
19	19	16	14	14	PB8	I/O	TC	MCP_CH2N	-
20	20	17	15	15	PB7	I/O	TC	MCP_CH1N	-
21	21	18	16	16	PB6	I/O	TC	MCP_CH3	-
22	22	19	17	17	PB5	I/O	TC	MCP_CH2	-
23	23	20	18	19	PB4	I/O	TC	MCP_CH1	-
24	24	21	-	-	PB3	I/O	TTa	TIM18_CH2, SPI1_MOSI	ADC_IN13
25	25	-	-	-	PB2	I/O	TTa	TIM14_CH1, TIM18_CH3	ADC_IN14
26	26	22	-	-	PB1	I/O	TTa	TIM18_CH1, SPI1_NSS	ADC_IN15
27	27	23	19	18	PB0/NRST	I/O	TC	UART1_TX, NRST	-
28	28	24	20	20	VSS	S		-	-

表 2.3 GPIOA 端口功能复用

引脚名	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PA0		UART1_RX		TIM14_CH1	I2C1_SDA			
PA1					I2C1_SCL	SPI1_SCK	ADC_DB	TIM18_CH1
PA2		UART1_TX						
PA3		UART1_RX						TIM18_CH1
PA4						SPI1_NSS		TIM18_CH2
PA5						SPI1_SCK		TIM18_CH3
PA6			MCP_BKIN	TIM14_CH1		SPI1_MISO		
PA7						SPI1_MOSI		TIM18_CH2
PA8	MCO							TIM18_CH3
PA9		UART1_TX			I2C1_SCL			
PA10		UART1_RX	MCP_BKIN		I2C1_SDA	SPI1_NSS		
PA11						SPI1_SCK		TIM18_CH1



引脚名	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PA12						SPI1_MISO	CMP2_OUT	TIM18_CH2
PA13	SWDIO	UART1_RX				SPI1_MOSI	CMP1_OUT	TIM18_CH3
PA14	SWCLK	UART1_TX						
PA15		UART1_RX	MCP_BKIN	TIM14_CH1				

表 2.4 GPIOB 端口功能复用

引脚名	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PB0		UART1_TX						
PB1						SPI1_NSS		TIM18_CH1
PB2				TIM14_CH1				TIM18_CH3
PB3						SPI1_MOSI		TIM18_CH2
PB4			MCP_CH1					
PB5			MCP_CH2					
PB6			MCP_CH3					
PB7			MCP_CH1N					
PB8			MCP_CH2N					
PB9			MCP_CH3N					



3 订购信息

表 3.1 订购信息

产品名称	封装形式	备注
MC60F3136A0ZP	SSOP28	e=0.635mm
MC60F3136A0YV	TSSOP28	e=0.65mm
MC60F3136A0YK	SSOP24	e=0.635mm
MC60F3136A0ZG	QFN24	4*4*0.75mm (e=0.5mm)
MC60F3136A0Y	TSSOP20	e=0.65mm
MC60F3136A0ZQ	QFN20	3*3*0.75mm (e=0.4mm)



4 功能概述

4.1 ARM Cortex[®]-M0 内核

ARM 的 Cortex[®]-M0 处理器是新一代的嵌入式 ARM 处理器，它为实现 MCU 的需要提供了低成本的平台、缩减的引脚数目、极低的系统功耗，同时提供卓越的计算性能和先进的中断系统响应。

ARM 的 Cortex[®]-M0 是 32 位处理器，提供优异的代码密度和能耗效率。

本产品拥有内置的 ARM 内核，因此它与所有的 ARM 工具和软件兼容。

4.2 内置闪存存储器

最大 64K 字节的内置闪存存储器，用于存放程序和数据。

4.3 内置 SRAM

最大 8K 字节的内置 SRAM。

4.4 嵌套向量中断控制器(NVIC)

本产品内置嵌套向量中断控制器，能够处理多达 32 个可屏蔽中断通道(不包括 16 个 Cortex[®]-M0 的中断线)和 4 个可编程优先级。

- 紧耦合的 NVIC 能够达到低延迟的中断响应处理
- 中断向量入口地址直接进入内核
- 紧耦合的 NVIC 接口
- 允许中断的早期处理
- 处理晚到的较高优先级中断
- 支持中断末尾连锁功能
- 自动保存处理器状态
- 中断返回时自动恢复现场，无需额外指令开销

该模块以最小的中断延迟提供灵活的中断管理功能。

4.5 外部中断/事件控制器(EXTI)

外部中断/事件控制器包含 21 个边沿检测器，用于产生中断/事件请求。每个中断线都可以独立地配置它的触发事件(上升沿或下降沿或双边沿)，并能够单独地被屏蔽；挂起寄存器用于保持所有中断请求的状态。EXTI 可以检测到脉冲宽度小于内部 APB 的时钟周期。多达 26 个通用 I/O 口连接到 16 个外部中断线。

4.6 时钟和启动

系统时钟的选择是在启动时进行，复位时内部 18MHz 的 RC 振荡器被选为默认的 CPU 时钟，随后可以根据应用需要选择内部 RC72MHz；



多个预分频器用于配置 AHB 和高速 APB 区域的频率。AHB 和高速 APB 的最高频率是 72MHz。




图 4.1 时钟框图

4.7 循环冗余校验计算单元 (CRC)

CRC (循环冗余校验) 计算单元, 根据特定的多项式, 从一个 8 位、16 位或 32 位的数据字中产生 CRC 码。

在众多的应用中, 基于 CRC 的技术还常用来验证数据传输或存储的完整性。根据 EN/IEC60335-1 标准的规定, 这些技术提供了验证 Flash 完整性的方法。CRC 计算单元有助于在运行期间计算软件的签名, 并将该签名与链接时生成并存储在指定存储单元的参考签名加以比较。

- 支持 CRC-32 多项式: 0x4C11DB7(以太网)
- 支持 CRC-16-CCITT 多项式: 0x1021
- 支持 CRC-16 多项式: 0x8005
- 支持 8 位、16 位和 32 位数据
- CRC 初值可编程
- 输入/输出 32 位数据寄存器为同一个寄存器
- 输入缓存可以避免计算过程总线停顿
- 32 位数据计算周期: 4 AHB clock (HCLK)
- 输入/输出数据位序颠倒可选

4.8 启动方式

在启动时, 通过 BOOT0 引脚和选项字节 nBOOT1 可以选择三种启动方式中的一种:



- 从程序闪存存储器启动
- 从系统存储器启动
- 从内部 SRAM 启动

加载程序(Bootloader)存放于系统存储器中, 可以通过 UART1 对闪存重新编程。

4.9 供电方案

- VDD = 2.2~5.5V: VDD 引脚为 I/O 引脚和内部调压器供电。
- VSSA, VDDA: 为模拟模块供电 (ADC、HSI 振荡器、CMP、OPA、复位模块等)。VDDA 和 VSSA 通过内部打线连接到 VDD 和 VSS。




图 4.2 电源框图

4.10 供电监控器

本产品内部集成了上电复位(POR)/掉电复位(PDR)电路, 该电路始终处于工作状态, 保证系统在供电超过 2.2V 时工作; 当 VDD 电压低于设定的阈值(V_{POR}/V_{PDR})时, 置器件于复位状态, 而不必使用外部复位电路。

本产品中还有一个可编程电压监测器(PVD), 它监视 VDD/VDDA 供电并与阈值 V_{PVD} 比较, 当 V_{DD} 低于或高于阈值 V_{PVD} 时产生中断, 中断处理程序可以发出警告信息或将微控制器转入安全模式。PVD 功能需要通过程序开启。

4.11 电压调压器 (LDO)

调压器将外部电压转成内部数字逻辑工作的电压, 该调压器在复位后始终处于工作状态。



4.12 低功耗模式

本产品支持低功耗模式，可以在要求低功耗、短启动时间和多种唤醒事件之间达到最佳的平衡。

表 4.1 低功耗模式

模式	进入	唤醒	对 VREG1P5 区域时钟的影响	对 VDD/VDDA 区域时钟的影响	电压调节器
睡眠 (SLEEP) (SLEEP NOW or SLEEP ON EXIT)	WFI	任一中断	CPU 时钟关闭， 对其它时钟及模拟时钟无影响	无	开启
	WFE	唤醒事件			
停机 (STOP)	PDDS 和 LPDS 位 + SLEEPDEEP 位 + WFI 或 WFE	任一外部中断(在 EXTI 寄存器中设置) 指定通信口接收 事件(UART, I2C)	所有 VREG1P5 区域时钟关闭	HSI 振荡器关闭	开启 可选择 Normal 或 low-power 模式 (依据电源控制寄存器 (PWR_CR) 的设置)

4.12.1 睡眠模式

在睡眠模式，只有 CPU 停止，所有外设处于工作状态并可在发生中断/事件时唤醒 CPU。

4.12.2 停止模式

在保持 SRAM 和寄存器内容不丢失的情况下，停机模式可以达到最低的电能消耗。在停机模式下，停止所有内部 VREG1P5 电压域的时钟，HSI 的振荡器被关闭，VREG1P5 调压器可以被置于普通模式或低功耗模式。

可以通过任一配置成 EXTI 的信号把 CPU 从停机模式中唤醒，EXTI 信号可以是 16 个外部 I/O 口之一、PVD 的输出、比较器输出、I2C1 或 UART1 信号。

注：进入停止模式时，IWDG 和相应的时钟源不会停止。

4.13 定时器和看门狗

本产品包含 2 个通用定时器、1 个基本定时器，以及 1 个看门狗定时器和 1 个 SysTick 定时器。

下表比较了通用定时器和基本定时器的功能：



表 4.2 定时器功能比较

定时器类型	TIMx	计数器分辨率	计数器类型	预分频系数	捕获通道	比较通道	互补输出
通用	TIM14	16 位	递增	1 和 65536 之间的任意整数	1	1	无
	TIM18	16 位	递增	1 和 65536 之间的任意整数	3	3	无
基本	TIM6	16 位	递增	1 和 65536 之间的任意整数	无	无	无

4.13.1 通用定时器(TIM14、18)

本产品中，内置了多达 2 个通用定时器。每个定时器都支持 PWM 输出，或作为通用时间基准。

TIM18

TIM18 基于一个 16 位自动重载递增/递减计数器和一个 16 位预分频，有 3 个独立通道，用于输入捕获/输出比较、PWM 输出。

TIM18 能处理 1 到 3 个霍尔效应传感器的数字输出。

在调试模式下，其计数器可被冻结。

TIM14

该定时器基于一个 16 位自动重载递增计数器和一个 16 位预分频器。

TIM14 具有一个单通道，用于输入捕获/输出比较，PWM 输出。

在调试模式下，其计数器可被冻结。

4.13.2 基本定时器 (TIM6)

定时器 TIM6 基于一个 16 位自动重载递增计数器和一个 16 位预分频器。

在调试模式下，其计数器可被冻结。

4.13.3 独立看门狗

独立的看门狗是基于一个 12 位的递减计数器和一个 8 位的预分频器，它由一个内部独立的 40kHz 的振荡器提供时钟；因为这个振荡器独立于主时钟，所以它可运行于停机和待机模式。它可以被当成看门狗用于在发生问题时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。

通过选项字节可以配置成是软件或硬件启动看门狗。

在调试模式下，计数器可以被冻结。



4.13.4 SysTick 定时器

这个定时器可专用于实时操作系统，也可当成一个标准的递减计数器。它具有下述特性：

- 24 位的递减计数器
- 自动重加载功能
- 当计数器为 0 时能产生一个可屏蔽系统中断
- 可编程时钟源

4.14 电机控制(MCP)

电机控制 PWM 模可以输出 3 路互补或 6 路独立的 PWM，支持死区功能，内置的多种控制特性非常适合应用于电机控制领域。

主要特性如下：

- 16 位时基计数器
- 计数器有边沿对齐计数、中心对齐计数和单次计数模式
- 输出波形分为互补模式与独立模式
- 互补模式下支持死区插入，并支持对称和非对称两种模式
- 提供 PWM 周期匹配、归零匹配和占空比较匹配中断、故障保护中断
- 3 路互补 PWM 输出或 6 路独立 PWM 输出，输出电平可配置
- 支持故障检测，发生故障时可硬件关闭 PWM 输出，输出电平可配置
- 一个 PWM 周期内任意四个时刻触发 ADC

4.15 I2C 总线

器件内置一个 I2C 通信接口。

- 支持主机/从机模式
- 支持快速模式 (400Kbps)

4.16 通用异步收发器(UART)

器件内置有一个通用异步收发器 (UART1)，其通信速率高达 6 Mbit/s。

它提供了多处理器通信模式、单线半双工通信模式的硬件管理。UART1 还具有与 CPU 时钟独立的时钟域，可从停止模式唤醒 MCU。

表 4.3 UART 功能配备

UART 模式/功能	UART1
多机通讯	√
单线半双工通讯	√
双时钟驱动和从 Stop 模式唤醒	√
接收超时中断	√

注：√ = 支持



4.17 串行外设接口(SPI)

SPI 能够以高达 18 Mbit/s 通信,可为从和主模式、全双工和半双工通信模式。3 位预分频器可产生 8 种主模式频率,帧长可配置为 4 位至 16 位。

4.18 通用输入输出接口(GPIO)

每个 GPIO 引脚都可以由软件配置成输出(推挽或开漏)、输入(带或不带上拉或下拉)或复用的外设功能端口。多数 GPIO 引脚都与数字或模拟的复用外设共用。除了具有模拟输入功能的端口,所有的 GPIO 引脚都有大电流通过能力。

在 AHB 上的 I/O 脚可达 36MHz 的翻转速度。

4.19 ADC(模拟/数字转换器)

本产品内嵌 1 个 12 位的模拟/数字转换器(ADC),每个 ADC 可用多达 16 个外部通道和 4 个内部通道(温度传感器、参考电压和 2 路运算放大器输出),可以实现单次或扫描转换。在扫描模式下,自动进行在选定的一组模拟输入上的转换。

模拟看门狗功能允许非常精准地监视一路选中的通道,当被监视的信号超出预置的阈值时,将产生中断。

由通用定时器(TIMx)和电机控制模块(MCP)产生的事件,可以分别内部连接到 ADC 的触发,应用程序能使 AD 转换与定时器同步。

4.19.1 温度传感器(TS)

温度传感器(TS)可随温度变化线性生成电压 V_{SENSE} 。

温度传感器内部连接到 ADC_IN16 输入通道,该通道用于将传感器输出电压转换为数字值。

传感器的线性很好,但必须对其校准以得到较好总精度的温度测量。由于工艺差别,温度传感器的偏移因芯片而异,因此未校准的内部温度传感器仅适合检测温度变化的应用。

为提高温度传感器的测量精度,每个器件都单独出厂校准。温度传感器的出厂校准数据储存在系统存储区,访问模式为只读。

表 4.4 温度传感器校准值

名称	说明	存储地址
VADC_Temp1	内部温度传感器通道输出模拟电压(常温),出厂测试实际值,单位 mV, 16 进制存储	0x1FFF F7C6 - 0x1FFF F7C7
Sens_Temp1	获取 VADC_Temp1 的常温温度值,单位 0.0625°C, 16 进制存储 举例,读取的值 0x190(400),则实际温度 $400 \times 0.0625^\circ\text{C} = 25^\circ\text{C}$	0x1FFF F7BC - 0x1FFF F7BD

4.19.2 内部参考电压 (VREFINT)

内部参考电压(VREFINT)为 ADC 和比较器提供了一个稳定的参考电压输出。VREFINT 内部连接到 ADC_IN17 输入通道。VREFINT 的精确电压在生产测试期间对每个器件单独测量,储存于系统存储区,访问模式为只读。



表 4.5 内部参考电压校准值

名称	说明	存储地址
VREFINT	内部 VREF 通道 模拟电压 (常温), 出厂测试实际值, 单位 mV, 16 进制存储	0x1FFF F7C8 - 0x1FFF F7C9
Sens_Temp1	获取 VREFINT_CAL 的常温温度值, 单位 0.0625°C, 16 进制存储 举例, 读取的值 0x190(400), 则实际温度 $400 * 0.0625^{\circ}\text{C} = 25^{\circ}\text{C}$	0x1FFF F7BC - 0x1FFF F7BD

4.20 电压比较器 CMP

本产品内嵌 1 个正相 5 通道 (3 外部+2 内部通道) 切换的比较器(CMP1)和 1 个正相 3 通道 (1 外部+2 内部通道) 的比较器(CMP2), 每个比较器都有反相端内部比较电压可选功能, 施密特窗口档位选择, 输出信号滤波及极性改变功能。同时最终的输出信号可以反馈到芯片管脚, 内部中断, 同时也能接入 TIMx 与其产生联动, 或是作为保护信号接入 MCP 的刹车功能。

4.21 运算放大器 OPAMP

本产品内嵌 2 个高性能运算放大器 (OPAMP1、2), 每个运算放大器都有内部固定倍数放大功能, 反相端与输出口可以灵活选择接线方式, 配合外部电路达到一些应用效果。输出信号可以接入 ADC 端口进行数据采样, 也可以接入比较器正端作为比较源头, 同时也能输出到芯片管脚作为其它功能使用。

4.22 串行 SWD 调试口(SW-DP)

内嵌 ARM 的两线串行调试端口(SW-DP), 允许通过串行线调试工具连接到 MCU。



5 存储器映像

表 5.1 存储器映像

总线	编址范围	大小	外设	备注
AHB	0xE000 0000 - 0xE00F FFFF	1MB	Cortex M0 内部外设	
	0x4800 0800 - 0x5FFF FFFF	~384 MB	Reserved	
	0x4800 0400 - 0x4800 07FF	1KB	GPIOB	
	0x4800 0000 - 0x4800 03FF	1KB	GPIOA	
	0x4002 4400 - 0x47FF FFFF	~128 MB	Reserved	
	0x4002 3400 - 0x4002 37FF	1 KB	COPROC	
	0x4002 3000 - 0x4002 33FF	1 KB	CRC	
	0x4002 2400 - 0x4002 2FFF	3 KB	Reserved	
	0x4002 2000 - 0x4002 23FF	1 KB	FLASH 接口	
	0x4002 1400 - 0x4002 1FFF	3 KB	Reserved	
	0x4002 1000 - 0x4002 13FF	1 KB	RCC	
	0x4002 0000 - 0x4002 0FFF	4 KB	Reserved	
	APB	0x4001 5C00 - 0x4001 FFFF	41 KB	Reserved
0x4001 5800 - 0x4001 5BFF		1 KB	DBGMCU	
0x4001 5000 - 0x4001 57FF		2 KB	Reserved	
0x4001 4C00 - 0x4001 4FFF		1 KB	TIM18	
0x4001 4400 - 0x4001 4BFF		2 KB	Reserved	
0x4001 4000 - 0x4001 43FF		1 KB	OPAMP	
0x4001 3C00 - 0x4001 3FFF		1 KB	CMP	
0x4001 3800 - 0x4001 3BFF		1 KB	UART1	
0x4001 3400 - 0x4001 37FF		1 KB	Reserved	
0x4001 3000 - 0x4001 33FF		1 KB	SPI1	
0x4001 2C00 - 0x4001 2FFF		1 KB	Reserved	
0x4001 2800 - 0x4001 2BFF		1 KB	MCP	
0x4001 2400 - 0x4001 27FF		1 KB	ADC	
0x4001 0800 - 0x4001 23FF		7 KB	Reserved	
0x4001 0400 - 0x4001 07FF		1 KB	EXTI	
0x4001 0000 - 0x4001 03FF		1 KB	SYSCFG	
0x4000 7400 - 0x4000 FFFF		35 KB	Reserved	
0x4000 7000 - 0x4000 73FF		1 KB	PWR	
0x4000 5800 - 0x4000 6FFF		6 KB	Reserved	
0x4000 5400 - 0x4000 57FF		1 KB	I2C1	
0x4000 3800 - 0x4000 53FF		7 KB	Reserved	
0x4000 3400 - 0x4000 37FF	1KB	TIM6		
0x4000 3000 - 0x4000 33FF	1 KB	IWDG		
0x4000 2400 - 0x4000 2FFF	3 KB	Reserved		



总线	编址范围	大小	外设	备注
	0x4000 2000 - 0x4000 23FF	1 KB	TIM14	
	0x4000 0000 - 0x4000 1FFF	8 KB	Reserved	
	0x2000 2000 - 0x3FFF FFFF	~512 MB	Reserved	
SRAM	0x2000 0000 - 0x2000 1FFF	8 KB	SRAM	
	0x1FFF FC00 - 0x1FFF FFFF	1 KB	Reserved	
Info	0x1FFF F800 - 0x1FFF F9FF	512bytes	Option bytes	
	0x1FFF E800 - 0x1FFF F7FF	4 KB	System memory	
	0x0800 8000 - 0x1FFF EBFF	~384 MB	Reserved	
EEPROM	0x0808 0000 - 0x0808 07FF	2KB	EEPROM	
FLASH	0x0800 0000 - 0x0800 FFFF	64 KB	Main Flash memory	
	0x0000 8000 - 0x07FF FFFF	128 MB	Reserved	
	0x0000 000 - 0x0000 FFFF	64 KB	主闪存存储器，系统存储器 或是 SRAM @依赖 BOOT 的配置	



6 电气特性

6.1 测试条件

除非特别说明，所有电压的都以 VSS 为基准。

6.1.1 最小值和最大值

除非特别说明，所有产品的最小值和最大值已在出厂通过测试，测试的环境温度为 $T_A=25^{\circ}\text{C}$ 和 $T_A=T_{Amax}$ (产品的温度范围匹配)，所有最小和最大值可以在最坏的环境温度、供电电压和时钟频率条件下得到保证。

部分数据是根据特性分析、设计仿真及工艺特性分析综合评估获得，会在脚注中说明，不会在出厂进行测试。

结合综合评估结果，经过样本测试后，取平均值加上或减去 3 倍标准差（平均值 $\pm 3\sigma$ ）得到最大值和最小值。

6.1.2 典型值

除非特别说明，典型数据是基于 $T_A=25^{\circ}\text{C}$ 和 $V_{DD}=V_{DDA}=5.0\text{V}$ 。这些数据仅用于设计指导而未经测试。

典型的 ADC 精度数值是通过对一个标准的批次采样，全温度范围分析得到，其中 95% 产品的误差小于等于给出的数值（平均值 $\pm 2\sigma$ ）。

6.1.3 典型曲线

除非特别说明，典型曲线仅用于设计指导而未经测试。

6.1.4 负载电容

测量引脚参数时，负载条件如下图。




图 6.1 引脚的负载条件

6.1.5 引脚输入电压

引脚上输入电压的测量方式，如下图。




图 6.2 引脚输入电压

6.1.6 供电方案




图 6.3 供电方案

注：上图中每个电源对 (VDD/VSS 等) 必须陶瓷电容滤波去耦。电容尽量靠近器件引脚。

注：4.7uF 电容靠近 VDD/VSS。

6.1.7 电流消耗测量






图 6.4 电流消耗测量方案

6.2 极限参数

若器件上的载荷超过列表中给出的极限参数，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味着在此条件下器件的功能正常。器件长期工作在极限条件下会影响器件的可靠性。

表 6.1 电压特性⁽¹⁾

符号	描述	最小值	最大值	单位
$V_{DD}-V_{SS}$	外部主供电电压	-0.3	5.5	V
$V_{IN}^{(2)}$	在 TTa 引脚上的输入电压	$V_{SS}-0.3$	5.5	
	BOOT0	0	5.5	
	其他引脚上的输入电压	$V_{SS}-0.3$	5.5	
$ \Delta V_{DDx} $	不同 VDD 电源引脚之间的电压差	-	50	mV
$ V_{SSx}-V_{SS} $	不同接地引脚之间的电压差	-	50	
$V_{ESD(HBM)}$	ESD 静电放电电压(人体模型)	参见 EMC 特性章节		

注 1: 所有的电源(VDD)和地(VSS)引脚必须始终连接到外部允许范围内的供电系统上。

注 2: 保证 V_{IN} 不超过其最大值。允许的最大注入电流，参见下面章节。

表 6.2 电流特性

符号	描述	最大值	单位
ΣI_{VDD}	经过 V_{DD} 电源线的总电流(供应电流) ^(注 1)	50	mA
ΣI_{VSS}	经过 V_{SS} 地线的总电流(流出电流) ^(注 1)	-50	
I_{IO}	任意 I/O 和控制引脚上的输出灌电流	40	
	任意 I/O 和控制引脚上的输出拉电流	-20	
ΣI_{IO}	所有 I/O 和控制引脚上的总输出灌电流 ^(注 2)	50	
	所有 I/O 和控制引脚上的总输出拉电流 ^(注 2)	-50	
	TTa 引脚的注入电流 ^(注 5)	± 5	
ΣI_{INJ}	所有 I/O 和控制引脚上的总注入电流 ^(注 6)	± 25	

注 1: 所有的电源(VDD)和地(VSS)引脚必须始终连接到外部允许范围内的供电系统上。

注 2: 此电流消耗必须正确分布至所有 I/O 和控制引脚。

注 3: 当 $V_{IN} > V_{DDIOx}$ 时，会产生正向注入电流；当 $V_{IN} < V_{SS}$ 时，会产生反向注入电流，不得超出 I_{INJ} 。有关允许的最大输入电压值的信息，请参见表：电压特性。

注 4: 这些 I/O 上无法正向注入，输入电压低于指定的最大值时也不会发生正向注入。

注 5: 在这些 I/O 上，正注入由 $V_{IN} > V_{DDA}$ (V_{DDA} 在芯片内部与 VDD 连接在一起) 产生。负注入会扰乱器件的模拟性能。请参见表: ADC 精度下方的注(2)。

注 6: 当几个 I/O 口同时有注入电流时， ΣI_{INJ} 的最大值为正向注入电流与反向注入电流（瞬时值）绝对值之和。

表 6.3 温度特性

符号	描述	最大值	单位
T_{STG}	储存温度范围	-55 ~ +150	°C
T_J	最大结温度	125	°C



6.3 工作条件

6.3.1 通用工作条件

表 6.4 通用工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	内部 AHB 时钟频率	-	0	72	MHz
f_{PCLK}	内部 APB 时钟频率	-	0	72	
V_{DD}	标准工作电压	-	2.2	5.5	V
$V_{DDA}^{(注3)}$	模拟部分工作电压(未使用 ADC)	VDDA 内部与 VDD	VDD	5.5	V
	模拟部分工作电压(使用 ADC)	直连 ^(注3)	2.7	5.5	
V_{IN}	I/O 输入电压	TC 和 RST I/O	-0.3	$V_{DDIOx}+0.3$	V
		TTa I/O	-0.3	$V_{DDA}+0.3^{(注1)}$	
T_A	环境温度(温度标号 B)	最大功率耗散	-40	85	°C
		低功率耗散 ^(注2)	-40	105	
	环境温度(温度标号 C)	最大功率耗散	-40	105	°C
		低功率耗散 ^(注2)	-40	125	

注 1: 对于电压高于 $V_{DDIOx} + 0.3 V$ 的工作, 内部上拉电阻必须禁用。

注 2: 在低功率耗散状态下, 只要不超过最大结温, T_A 便可以扩展温度范围。

注 3: 芯片引脚只有 VDD, VDDA 内部与 VDD 相连。

6.3.2 上电和掉电时的工作条件

下表中给出的参数是在通用工作条件下测试得出。

表 6.5 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
t_{VDD}	V_{DD} 上升速率	-	0	∞	$\mu s/V$
	V_{DD} 下降速率		200	∞	

6.3.3 内嵌复位和电源控制模块特性

下表中给出的参数是在通用工作条件下测试得出。

表 6.6 POR/PDR 特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{POR/PDR}^{(注1)}$	上电/掉电复位阈值	下降沿 ^(注2)	1.88	1.98	$2.08^{(注3)}$	V
		上升沿	$1.98^{(注3)}$	2.08	2.18	V
$V_{PDRhyst}^{(注4)}$	PDR 迟滞	-	-	100	-	mV
$T_{RSTEMPO}^{(注4)}$	复位持续时间	-	-	8	12	ms

注 1: POR/PDR 检测器监控 VDD 电压。

注 2: 产品特性由设计保证低至 V_{POR}/V_{PDR} 的最小值。

注 3: 数据基于特征结果, 未经生产测试。

注 4: 由设计保证, 未经生产测试。



表 6.7 PVD 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVD}	可编程的电压检测器的电平选择	PLS[2:0]=000 (上升沿)	2.08	2.18	2.28	V
		PLS[2:0]=000 (下降沿)	1.98	2.08	2.18	V
		PLS[2:0]=001 (上升沿)	2.18	2.28	2.38	V
		PLS[2:0]=001 (下降沿)	2.08	2.18	2.28	V
		PLS[2:0]=010 (上升沿)	2.28	2.38	2.48	V
		PLS[2:0]=010 (下降沿)	2.18	2.28	2.38	V
		PLS[2:0]=011 (上升沿)	2.38	2.48	2.58	V
		PLS[2:0]=011 (下降沿)	2.28	2.38	2.48	V
		PLS[2:0]=100 (上升沿)	2.48	2.58	2.68	V
		PLS[2:0]=100 (下降沿)	2.38	2.48	2.58	V
		PLS[2:0]=101 (上升沿)	2.57	2.68	2.79	V
		PLS[2:0]=101 (下降沿)	2.47	2.58	2.69	V
		PLS[2:0]=110 (上升沿)	2.66	2.78	2.90	V
		PLS[2:0]=110 (下降沿)	2.56	2.68	2.80	V
		PLS[2:0]=111 (上升沿)	2.76	2.88	3.00	V
PLS[2:0]=111 (下降沿)	2.66	2.78	2.90	V		
V _{PVDhyst} (注 1)	PVD 迟滞	-	-	100	-	mV
I _{DD(PVD)}	PVD 电流(注 2)	-	-	3	10(注 1)	uA

注 1: 由设计保证, 未经生产测试。

注 2: PVD 内部部分电路与 POR/PDR 电路共用, 此功耗数据包含共用电路部分, 实际关闭 PVD 带来的功耗减量小于表格中数据。

6.3.4 内置参考电压

下表中给出的参数是在通用工作条件下测试得出。

表 6.8 VREFINT 参数

符号	参数	条件	最小值	典型值	最大值	单位
V _{REFINT}	内部参考电压	25°C	1.164	1.2	1.236	V
		-40°C < T _A < +105°C	1.14	1.2	1.26(注 1)	V
t _{S_VREFINT}	读取内部参考电压时, ADC 的采样时间	-	4(注 1)	-	-	us

注 1: 由设计保证, 未经生产测试。

6.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标, 这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

电流消耗的测量方法说明, 详见电流消耗测量章节。

本节中给出的所有运行模式下的电流消耗测量值, 都通过执行一套精简的代码得出。



典型和最大电流消耗

微控制器处于下列条件：

- 所有的 I/O 引脚都处于模拟输入模式
- 所有的外设都处于关闭状态，除非特别说明。
- 闪存存储器的访问时间调整到 f_{HCLK} 的频率
 - 0 等待状态，0~24MHz
 - 1 等待状态，24~48MHz
 - 2 等待状态，48~72MHz
- 当开启外设时： $f_{PCLK} = f_{HCLK}$

下表给出的参数，是在通用工作条件下测试得出。

表 6.9 VDD 的典型和最大电流消耗 (VDD=5.0V)

符号	参数	条件	f_{HCLK}	典型值	最大值 ^(注 1)			单位	
				25°C	25°C	85°C	105°C		
I_{DD}	供应电流 运行模式下+ 从 flash 执行 代码	使能所有 外设 ^(注 2)	HSI 时钟	72MHz	8.83	18	18	27	mA
				36MHz	4.37	8.8	8.8	13.2	
				18MHz	2.61	5.2	5.2	7.8	
				9MHz	1.91	4	4	6	
		关闭所有 外设	HSI 时钟	72MHz	7.21	14.5	14.5	21.7	
				36MHz	3.51	7	7	10.5	
				18MHz	2.15	4.3	4.3	6.4	
				9MHz	1.65	3.3	3.3	5	
I_{DD}	供应电流 睡眠模式+从 flash 或 sram 执行代 码	使能所有 外设 ^(注 2)	HSI 时钟	72MHz	6.86	14	14	21	mA
				36MHz	3.34	6.7	6.7	10	
				18MHz	2.05	4	4	6	
				9MHz	1.19	2.4	2.4	3.6	
		关闭所有 外设	HSI 时钟	72MHz	5.00	10	10	15	
				36MHz	2.37	4.8	4.8	7.2	
				18MHz	1.53	3	3	4.5	
				9MHz	0.90	2	2	3	

注 1：除非特别说明，数据基于特性分析结果，未经生产测试。

注 2：使能外设，仅开启模块时钟门控，参见 RCC 章节。

I_{DD} 与电压关系曲线 (运行模式，flash 执行代码，常温)



表 6.10 停机模式下的典型和最大电流消耗

符号	参数	条件 ^(注1)	典型值@V _{DD} =V _{DDA}			最大值 ^(注1)			单位
			2.2V	3.0V	5.0V	25°C ^(注2)	85°C	105°C ^(注2)	
I _{DD}	供应电流 停机模式	LDO 处于运行模式， 所有振荡器关闭	34	35	38	80	-	-	uA
		LDO 处于低功耗模式， 所有振荡器关闭	8	8.5	10	30	60	100	

注 1: 除非特别说明, 数据基于特性分析结果, 未经生产测试。

注 2: 数据基于特征结果, 生产测试 IDD, 进行卡测。

6.3.6 低功耗模式唤醒时间

下表给出的唤醒时间, 为唤醒事件发生到第一条用户指令执行的时延。当执行 WFE (等待事件) 指令后, 器件进入低功耗模式, 对于 WFI (等待中断) 指令, 由于 Cortex-M0 架构中的中断时延, 必须将下述时序增加 16 个 CPU 周期。

从睡眠模式唤醒后, SYSCLK 时钟源设置保持不变。在从停止或待机模式唤醒的期间, SYSCLK 为默认的 HSI(18 MHz)。

从睡眠及停止模式的唤醒源为 EXTI 线 (配置为事件模式)。

所有时序均在<通用工作条件>章节所列环境温度及电源电压条件下测试得出。

表 6.11 低功耗模式唤醒时间

符号	参数	条件	典型值@V _{DD} =V _{DDA}				最大 值	单位
			2.2V	3.0V	3.3V	5.0V		
t _{WUSTOP}	停止模式唤醒	LDO 处于正常模式	15	15	15	15	20	us
		LDO 处于低功耗模式	24	24	24	24	30	us
t _{WUSLEEP}	睡眠模式唤醒	-	5 FCLK (HCLK) 时钟周期				-	-

6.3.7 内部时钟源特性

下表中给出的参数是在通用工作条件下测试得出。所提供的曲线基于特征结果, 未经生产测试。

高速内部(HSI72)RC 振荡器

表 6.12 HSI72 振荡器特性^(注1)

符号	参数	条件	最小值	典型值	最大值	单位
f _{HSI72}	频率		-	72	-	MHz
DuCy _(HSI72)	占空比		45 ^(注2)	-	55 ^(注2)	%
ACC _{HSI72}	HSI72 振荡器的精度 (出厂校准)	T _A = -40~105°C	-2 ^(注3)	-	2 ^(注3)	%
		T _A = 25°C	-1%		1%	
t _{SU} (HSI72)	HSI72 振荡器启动时间			-	4 ^(注2)	μs
I _{DD} (HSI72)	HSI72 振荡器功耗		-	275	550 ^(注2)	μA

注 1: VDD = 5.0V, TA = -40~105°C, 除非特别说明。

注 2: 由设计保证, 不在生产中测试。



注 3: 数据基于特征结果, 未经生产测试。

低速内部(LSI)RC 振荡器

表 6.13 LSI 振荡器特性^(注 1)

符号	参数		最小值	典型值	最大值	单位
f_{LSI}	频率			40		KHz
		$T_A = -40\sim 105^\circ\text{C}$	-5 ^(注 3)	-	5	%
		$T_A = 25^\circ\text{C}$	-3	-	3	%
$t_{SU(LSI)}$ ^(注 2)	LSI 振荡器启动时间		-	25	40	μs
$I_{DD(LSI)}$ ^(注 2)	LSI 振荡器功耗		-	0.3	1	μA

注 1: $V_{DD} = 5.0\text{V}$, $T_A = -40\sim 105^\circ\text{C}$, 除非特别说明。

注 2: 由设计保证, 不在生产中测试。

注 3: 数据基于特征结果, 未经生产测试。

6.3.8 存储器特性

FLASH 闪存存储器

除非特别说明, 所有特性参数是在 $T_A = -40\sim 105^\circ\text{C}$ 得到。

表 6.14 FLASH 闪存存储器特性

符号	参数	条件	最小值	典型值	最大值 ^(注 1)	单位
t_{prog}	16 位的编程时间	$T_A = -40\sim 105^\circ\text{C}$		150	170	μs
t_{ERASE}	页(1K 字节)擦除时间	$T_A = -40\sim 105^\circ\text{C}$	4	-	6	ms
t_{ME}	整片擦除时间	$T_A = -40\sim 105^\circ\text{C}$	30	-	40	ms
$I_{DD(FLASH)}$	供电电流	读模式, $f_{HCLK}=72\text{MHz}$, 3 个等待周期, $V_{DD}=5.0\text{V}$	-	3.5	5.5	mA
		写/擦除模式, $f_{HCLK}=72\text{MHz}$, $V_{DD}=5.0\text{V}$	-	-	2	mA
		芯片在 STOP 模式下, $V_{DD}=5.0\text{V}$	-	0.15	-	μA

注 1: 由设计保证, 不在生产中测试。

表 6.15 FLASH 闪存存储器寿命和数据保存期限

符号	参数	条件	最小值 ^(注 1)	典型值	最大值	单位
N_{END}	寿命(擦写次数)	$T_A = -40\sim 105^\circ\text{C}$	100	-	-	千次
t_{RET}	数据保存期限	$T_A = 25^\circ\text{C}$	100	-	-	年
		$T_A = 85^\circ\text{C}$	20	-	-	

注 1: 由综合评估得出, 不在生产中测试。

注 2: 循环测试均是在整个温度范围下进行。



6.3.9 I/O 端口特性

通用输入/输出特性

除非特别说明，下表列出的参数是在通用工作条件下测试得出。所有的 I/O 端口都是兼容 CMOS 和 TTL。

表 6.16 I/O 输入输出特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IL}	输入低电平电压	TC 和 TTa I/O	-	-	$0.2V_{DD}$ (注 1)	V
V_{IH}	输入高电平电压	TC 和 TTa I/O	$0.8V_{DD}$ (注 1)	-	-	V
V_{hys}	I/O 施密特触发器迟滞电压 ⁽¹⁾	TC 和 TTa I/O	-	200 (注 1)	-	mV
I_{lkg}	输入漏电流 ^(注 2)	TC I/O TTa 处于数字模式 $V_{SS} \leq V_{IN} \leq V_{DDIOx}$	-	-	1	μA
		TTa 处于数字模式 $V_{DDIOx} \leq V_{IN} \leq V_{DDA}$	-	-	1	
		TTa 处于模拟模式 $V_{SS} \leq V_{IN} \leq V_{DDA}$	-	-	1	
R_{PU}	弱上拉等效电阻 ^(注 3)	$V_{IN} = V_{SS}$	11	22	33	k Ω
R_{PU1}	弱上拉等效电阻 1 ^(注 3)	$V_{IN} = V_{SS}$	1.5	3	6	k Ω
R_{PD}	弱下拉等效电阻 ^(注 3)	$V_{IN} = V_{DDIOx}$	11	22	33	k Ω
C_{IO}	I/O 引脚的电容		-	5	-	pF

注 1: 数据综合评估得出，不在生产中测试。

注 2: 如果在相邻引脚有反向电流倒灌，则漏电流可能高于最大值。

注 3: 上拉和下拉电阻，设计为一个真正的电阻串联一个可开关的 PMOS/NMOS 实现。这个 PMON/NMOS 开关的电阻很小(约占 10%)

输出驱动电流

GPIO(通用输入/输出端口)可支持多达 ± 8 mA 拉电流或灌电流，放宽 VOL/VOH 的条件下，可达到 ± 20 mA 电流。

在用户应用中，I/O 脚的数目必须保证驱动电流不能超过输出电流的绝对最大额定值：

- 所有 I/O 端口从 V_{DDIOx} 上获取的电流总和，加上 MCU 在 V_{DD} 上获取的最大运行电流，不能超过绝对最大额定值 ΣI_{VDD} (参见电流特性)。
- 所有 I/O 端口从 V_{SS} 上获得的电流总和，加上 MCU 在 V_{SS} 上流出的最大运行电流，不能超过绝对最大额定值 ΣI_{VSS} (参见电流特性)。

输出电压

除非特别说明，下表列出的参数是在通用工作条件下测试得出。



表 6.17 输出电压特性

符号	参数	条件	最小值	典型值	最大值	单位
I_{OL}	输出低电流	$V_{OL}=0.1V_{DD}$		36		mA
I_{OH}	输出高电流	$V_{OH}=0.9V_{DD}$		18		mA

注 1: 芯片 I/O 拉电流或灌电流必须始终遵循极限参数的绝对最大额定值, 同时所有 IO 的拉电流或灌电流总和始终遵循极限参数的绝对最大额定值。

注 2: TTL 和 CMOS 输出均兼容 JEDEC 标准。

注 3: 由综合评估得出, 不在生产中测试。

输入输出交流特性

除非特别说明, 下表列出的参数是在通用工作条件下测试得出。

表 6.18 I/O 交流特性

OSPEEDRy[1:0] ^(注 1)	符号	参数	条件	最小值	最大值	单位
x0b (2MHz)	$f_{max(I/O)out}$	最大频率 ^(注 3)	$C_L=50pF$	-	2	MHz
	$t_{f(I/O)out}$	输出下降时间		-	125	ns
	$t_{r(I/O)out}$	输出上升时间		-	125	
01b (10MHz)	$f_{max(I/O)out}$	最大频率 ^(注 3)	$C_L=50pF$	-	10	MHz
	$t_{f(I/O)out}$	输出下降时间		-	25	ns
	$t_{r(I/O)out}$	输出上升时间		-	25	
11b (50MHz)	$f_{max(I/O)out}$	最大频率 ^(注 3)	$C_L=30pF, V_{DDIOx}=5.0V$	-	50	MHz
			$C_L=50pF, V_{DDIOx}=5.0V$	-	30	
			$C_L=50pF, 2V < V_{DDIOx} < 2.7V$	-	20	
	$t_{f(I/O)out}$	输出下降时间	$C_L=30pF, V_{DDIOx}=5.0V$	-	5	ns
			$C_L=50pF, V_{DDIOx}=5.0V$	-	8	
			$C_L=50pF, 2V < V_{DDIOx} < 2.7V$	-	12	
$t_{r(I/O)out}$	输出上升时间	$C_L=30pF, V_{DDIOx}=5.0V$	-	5		
		$C_L=50pF, V_{DDIOx} \geq 2.7V$	-	8		
		$C_L=50pF, 2V < V_{DDIOx} < 2.7V$	-	12		
Fm+配置 ^(注 4)	$f_{max(I/O)out}$	最大频率 ^(注 3)	$C_L=50pF$	-	2	MHz
	$t_{f(I/O)out}$	输出下降时间		-	12	ns
	$t_{r(I/O)out}$	输出上升时间		-	34	
-	t_{EXTIpw}	EXTI 控制器检测到外部信号的脉冲宽度	-	100	-	ns

注 1: I/O 端口的速度可以通过 OSPEEDRy[1:0]配置。参见用户手册中有关 GPIO 端口配置寄存器的说明。

注 2: 由设计保证, 不在生产中测试。

注 3: 最大频率由下图所示。



注 4: 当配置 Fm+模式, 旁路 I/O 的速度控制。参考用户手册 Fm+ I/O 配置说明。




图 6.5 I/O 交流特性定义

注: 按照<I/O 交流特性>指定 CL 负载, 当 $(tr(I/O)out + tf(I/O)out) \leq 2/3TIO$, 且占空比为 45%~55%时达到最大频率。

6.3.10 NRST 引脚特性

NRST 引脚输入驱动使用 CMOS 工艺, 内建一个保持开启的上拉电阻 RPU。

除非特别说明, 下表列出的参数是在通用工作条件下测试得出。

表 6.19 NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}$	NRST 输入低电平电压		-	-	$0.2V_{DD}$ (注 1)	V
$V_{IH(NRST)}$	NRST 输入高电平电压		$0.8V_{DD}$ (注 1)	-	-	
$V_{hys(NRST)}$	NRST 施密特触发器迟滞电压		-	400	-	mV
R_{PU}	弱上拉等效电阻(注 2)	$V_{IN} = V_{SS}$		20		kΩ
$V_{F(NRST)}$	NRST 输入脉冲宽度		-	1.5 (注 1)	10	us

注 1: 基于设计仿真, 不在生产中测试。

注 2: 上拉电阻是设计为一个真正的电阻串联一个可开关的 PMON/NMOS 开关的电阻很小(约占 10%)。




图 6.6 NRST 外围电路推荐

注 1: 复位网络是为了防止寄生复位。

注 2: 用户必须保证 NRST 引脚的电位能够低于<NRST 引脚特性>中列出的最大 $V_{IL(NRST)}$ 以下, 否则 MCU 会执行复位。



6.3.1112 位 ADC 特性

除非特别说明，下表列出的参数是在通用工作条件下测试得出。

注：建议在每次上电时执行一次校准。

表 6.20 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	供电电压		2.7	5.0V	5.5	V
I _{DDA(ADC)}	ADC 的电流消耗 ^(注1)	VDD = VDDA = 5.0 V	-		-	mA
f _{ADC}	ADC 时钟频率		0.6	-	24	MHz
f _S ^(注2)	采样速率		0.05		1	MHz
f _{TRIG} ^(注2)	外部触发频率	f _{ADC} = 24MHz	-	-	1000	kHz
			-	-	24	1/f _{ADC}
V _{AIN}	转换电压范围		0	-	V _{DDA}	V
R _{AIN} ^(注2)	外部输入阻抗	参见附注公式和表格	-	-	160	kΩ
R _{ADC} ^(注2)	采样开关电阻		-	-	5	kΩ
C _{ADC} ^(注2)	内部采样和保持电容		-	6		pF
t _{CAL} ^(注2)	校准时间	f _{ADC} = 24MHz	136			μs
			-			1/f _{ADC}
t _S ^(注2)	采样时间	f _{ADC} = 24MHz	0.39	-	13.5	μs
			9.5	-	325.5	1/f _{ADC}
t _{STAB} ^(注2)	上电时间		-	64	-	1/f _{ADC}
t _{CONV} ^(注2)	总的转换时间(包括采样时间)	f _{ADC} = 24MHz	1	-	14.	μs
			18~254(采样 t _S +逐步逼近 14.5)			1/f _{ADC}

注 1：由设计保证，不在生产中测试。

注 2：公式：R_{AIN} 最大值公式

其中，N=12,表示 12 位分辨率。

表 6.21 f_{ADC}=24MHz 时的最大 R_{AIN}

T _S (周期)	t _S (μs)	最大 R _{AIN} (kΩ) ^(注1)
9.5	0.396	2
13.5	0.563	5.0
25.5	1.063	10
41.5	1.729	18
55.5	2.313	25
71.5	2.979	33
98.5	4.104	47
325.5	13.563	160

注 1：由设计保证，不在生产中测试。



表 6.22 ADC 精度

符号	参数	测试条件	典型值	最大值 (注4)	单位
ET	总绝对误差	$f_{PCLK}=72\text{MHz}$, $f_{ADC}=24\text{MHz}$, $R_{AIN} < 10\text{k}\Omega$, $V_{DDA}=5\text{V}$, $T_A=25^\circ\text{C}$	± 1.3	± 4	LSB
EO	偏移误差		± 1	± 4	
EG	增益误差		± 0.5	± 1.5	
ED	微分线性误差		± 0.7	± 1	
EL	积分线性误差		± 1	± 2	
ET	总绝对误差	$f_{PCLK}=72\text{MHz}$, $f_{ADC}=24\text{MHz}$, $R_{AIN} < 10\text{k}\Omega$, $V_{DDA}=2.7\sim 5.5\text{V}$, $T_A=-40\sim 105^\circ\text{C}$	± 3.3	± 6	LSB
EO	偏移误差		± 1.9	± 4	
EG	增益误差		± 2.8	± 3	
ED	微分线性误差		± 0.7	± 1.3	
EL	积分线性误差		± 1.2	± 2	

注 1: ADC 的直流精度数值是在经过内部校准后测量的。

注 2: ADC 精度与反向注入电流的关系: 需要避免在任何标准的模拟输入引脚上注入反向电流, 因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上, 增加一个肖特基二极管(引脚与地之间)。只要正向的注入电流, 只要处于给出的 $I_{INJ}(PIN)$ 和 $\Sigma I_{INJ}(PIN)$ 范围之内, 就不会影响 ADC 精度。

注 3: 通过限制 VDD、频率和温度范围, 可以获得更佳的性能。

注 4: 数据基于特性分析结果, 不在生产中测试。






图 6.7 ADC 精度特性




图 6.8 使用 ADC 典型的连接图

注 1: 有关 R_{AIN} 、 R_{ADC} 和 C_{ADC} 的数值, 参见上表。

注 2: $C_{parasitic}$ 表示 PCB 与焊盘上的寄生电容(与焊接和 PCB 布局质量相关, 大约 7pF)。较大的 $C_{parasitic}$ 数值将降低转换的精度, 解决的办法是减小 f_{ADC} 。

PCB 设计建议

电源的去藕参见供电方案。图中的 10nF 电容必须是瓷介电容(质量好), 它们应该尽可能地靠近 MCU 芯片。

6.3.12 温度传感器特性

表 6.23 Temp Sensor 特性

符号	参数	最小值	典型值	最大值	单位
T_L (注 1)	V_{SENCE} 温度线性度	-	± 2		$^{\circ}\text{C}$
Avg_Slope(注 1)	平均斜率		4.3		$\text{mV}/^{\circ}\text{C}$
V_{25}	30°C ($\pm 5^{\circ}\text{C}$) 的电压(注 2)		1.281		V
t_{START} (注 1)	启动时间	2	-	4(注 3)	μs
t_{S_temp} (注 1)	读取温度时的 ADC 采样时间	4	-	-	μs

注 1: 由设计保证, 未经生产测试。

注 2: 在 $V_{DD} = 5.0\text{V} \pm 10\text{mV}$ 测量。 V_{30} ADC 转换结果存储于 TS_CAL1 字节中。请参见<温度传感器校准值>。

注 3: ADEN 使能后, 延迟 256 μs 后, 才可以使能 TSEN, 再等待 t_{START} 时间后可以 ADC 采样。只要 ADEN 保持开启, 后续的再次使能 TSEN, 只需等待 t_{START} 时间后就可以 ADC 采样。

6.3.13 TIM 定时器特性

下表列出的参数由设计保证。

有关输入输出复用功能引脚(输出比较、输入捕获、外部时钟、PWM 输出)的特性详情, 参见 I/O 端口特性。



表 6.24 TIMx 特性

符号	参数	条件	最小值	最大值	单位
$t_{res(TIM)}$	定时器分辨时间		1		$t_{TIMxCLK}$
		$f_{TIMxCLK}=72MHz$	13.9		ns
f_{EXT}	CH1 至 CH3 的定时器外部 时钟频率		0	$f_{TIMxCLK}/2$	MHz
		$f_{TIMxCLK}=72MHz$	0	24	
Re_{TIM}	定时器分辨率	TIMx	-	16	位
$t_{COUNTER}$	当选择了内部时钟时,16 位 计数器时钟周期		1	65536	$t_{TIMxCLK}$
		$f_{TIMxCLK}=72MHz$	0.0208	1365	μs

表 6.25 40 kHz (LSI) 频率条件下 IWDG 最小/最大超时周期^(注1)

预分频	PR[2:0]位	最短超时 RL[11:0]=0x000	最长超时 RL[11:0]=0xFFF	单位
/4	0	0.1	409.6	ms
/8	1	0.2	819.2	
/16	2	0.4	1638.4	
/32	3	0.8	3276.8	
/64	4	1.6	6553.6	
/128	5	3.2	13107.2	
/256	6 或 7	6.4	26214.4	

注 1: 这些时间均针对 40 kHz 时钟给出。实际上, MCU 内部的 RC 频率会在 30 到 60kHz 之间变化。此外, 即使 RC 振荡器的频率是精确的, 确切的时序仍然依赖于 APB 接口时钟与 RC 振荡器时钟之间的相位差, 会有一个完整的 RC 周期不确定性。

6.3.14 通信接口

SPI 接口特性

除非特别说明, 下表列出的参数是在通用工作条件下测试得出。

有关输入输出复用功能引脚(NSS、SCK、MOSI、MISO)的特性详情, 参见 I/O 端口特性。



表 6.26 SPI 特性^(注1)

符号	参数	条件	最大值	最大值	单位	
f _{SCK} /t _c (SCK)	SPI 时钟频率	主模式	-	18	MHz	
		从模式	-	12		
t _r (SCK) t _f (SCK)	SCK 上升和下降时间	负载电容: C=15pF	-	6	ns	
t _{su} (NSS)	NSS 建立时间	从模式	4t _{PCLK}	-		
t _h (NSS)	NSS 保持时间	从模式	2 t _{PCLK} +10	-		
t _w (SCKH) t _w (SCKL)	SCK 高和低的时间	主模式, f _{PCLK} = 36MHz, 预分频系数=4	t _{PCLK} /2-2	t _{PCLK} /2+1		
t _{su} (MI)	数据输入建立时间	主模式	4	-		
t _{su} (SI)	数据输入建立时间	从模式	5	-		
t _h (MI)	数据输入保持时间	主模式	4	-		
t _h (SI)	数据输入保持时间	从模式	5	-		
t _a (SO) ⁽²⁾	数据输出访问时间	从模式, f _{PCLK} = 20MHz	0	3 t _{PCLK}		
t _{dis} (SO) ⁽²⁾	数据输出禁止时间	从模式	0	18		
t _v (SO)	数据输出有效时间	从模式(使能边沿之后)	-	22.5		
t _v (MO) ⁽²⁾⁽¹⁾	数据输出有效时间	主模式(使能边沿之后)	-	6		
t _h (SO) ⁽²⁾	数据输出保持时间	从模式(使能边沿之后)	11.5	-		
t _h (MO) ⁽²⁾	数据输出保持时间	主模式(使能边沿之后)	2	-		
DuCy(SCK)	SPI 从输入时钟占空比	从模式	25	75		%

注 1: 数据基于特征结果, 未经生产测试。

注 2: 最短时间是指驱动输出所需的最短时间, 最长时间是指数据变为有效所需的最长时间。

注 3: 最短时间是指输出变为无效所需的最短时间, 最长时间是指将数据置为高阻态 (Hi-Z) 所需的最长时间。






图 6.9 SPI 时序图 (从模式, CPHA=0)




图 6.10 SPI 时序图 (从模式, CPHA=1)

注: 测量点设置于 CMOS 电平: 0.3VDD 和 0.7VDD。




图 6.11 SPI 时序图 (主模式)

注: 测量点设置于 CMOS 电平: 0.3VDD 和 0.7VDD。II

6.3.15 模拟比较器 CMP 特性

下表中给出的参数是在通用工作条件下测试得出。

表 6.27 模拟比较器特性

符号	参数	条件	最小 ^(注1)	典型	最大 ^(注1)	单位
V_{DDA}	工作电压		2.2	5.0	5.5	V



符号	参数	条件	最小 ^(注1)	典型	最大 ^(注1)	单位
I _{CMP}	工作电流	V _{DDA} =5.0V	-	50	100	μA
T _A	工作温度		-40	25	105	°C
V _{IN}	输入共模电压范围		V _{SS}	-	V _{DDA}	V
V _{OFFSET}	输入失调电压	校准前	-	±5	±15	mV
		校准后	-	±2	±5	
dV _{OFFSET} /dT	输入失调电压随温度变化率	0.2 输入	-	18	30	μV/°C
I _{IN}	输入电流		-	0	1	μA
V _{OUT}	输出逻辑电压		V _{SS}	-	V _{DD}	V
T _{PD1}	小信号响应时间	V _{DDA} =5.0V, 无迟滞, 每 10mV 档位变化	-	-	0.5	μs
T _{PD2}	大信号响应时间	V _{DDA} =5.0V, 无迟滞, 每 100mV 档位变化	-	-	0.3	μs
A _{OL}	开环增益	0.2 输入	60	100	-	dB
V _{HYST1}	迟滞窗口 1		-	0	-	mV
V _{HYST2}	迟滞窗口 2		-	15	-	mV
V _{HYST3}	迟滞窗口 3		-	30	-	mV
V _{HYST4}	迟滞窗口 4		-	90	-	mV
V _{VREFCMP}	内置 VREF 电压	常温 (25°C)	-3%	2.0	3%	V
DIFF _{VREFCMP}	内置 VREF 电压偏差	-40°C~105°C	-5%		5%	
T _{VREFCMP}	VREF 使能后建立时间		-	10	20	μs
VREFCMPx	电阻分压参数(x=1-64)			VREFCMP/x		V
DIFF _{VREFCMPx}	电阻分压参数(x=1-64)偏差	-40~105°C	-2%		2%	

注 1: 数据基于特征结果, 未经生产测试。

注 2: 此精度数据, 经生产测试校准。此参考电压源与 ADC 参考电压源, 都是由内部相同的 bandgap 产生, 温度特性可参考 6.3.4 内置参考电压章节。

6.3.16 运算放大器 OPAMP 特性

下表中给出的参数是在通用工作条件下测试得出。

表 6.28 运算放大器特性

符号	参数	条件	最小 ^(注1)	典型	最大 ^(注1)	单位
V _{DDA}	工作电压	-	2.2	5.0	5.5	V
I _{AMP}	工作电流	V _{DDA} =5.0V	-	0.6	1	mA
T _A	工作温度	-	-40	25	105	°C
V _{IN}	输入共模电压范围	-	V _{SS}	-	V _{DDA}	V
V _{OFFSET}	输入失调电压	校准前	-	±5	±15	mV
		校准后	-	±2	±5	
dV _{OFFSET} /dT	输入失调电压随温度变化率	-	-	18	30	μV/°C



符号	参数	条件	最小 ^(注1)	典型	最大 ^(注1)	单位
CMRR	共模抑制比		60	90	-	dB
PSRR	电压抑制比		60	90	-	dB
AOL	开环增益		60	80	-	dB
GBW	增益带宽		5	15	-	MHz
SR	压摆率	条件		10	15	V/ μ s
R _{LOAD}	电阻性负载		20	-	-	k Ω
C _{LOAD}	电容性负载		-	-	5	pF
I _{LOAD}	驱动电流		-	-	2	mA
VOH _{SAT}	高饱和输出电压	R _L =20k Ω , 输入 V _{DDA}	V _{DDA} -240	-	-	mV
VOL _{SAT}	低饱和输出电压	R _L =20k Ω , 输入 V _{SS}	-	-	V _{SS} +240	mV
PM	相位裕度		-	60	-	°
T _{WAKEUP}	关闭状态到唤醒建立时间	R _L ≥20k Ω , C _L ≤5pF, 电压跟随器	-	2.5	5	μ s
P _{GAIN}	增益精度	T _A =-40~105°C, V _{DD} =5.0V	-	±2	±3	%
GAIN0	增益值 0	OPAMPxNSEL=010 或 011		/		
GAIN1	增益值 1			/		
GAIN2	增益值 2			8		
GAIN3	增益值 3			16		
GAIN4	增益值 4			32		
GAIN5	增益值 5			64		
GAIN6	增益值 6			128		
GAIN7	增益值 7			256		
GAIN0	增益值 0	OPAMPxNSEL=1XX		/		
GAIN1	增益值 1			/		
GAIN2	增益值 2			7		
GAIN3	增益值 3			15		
GAIN4	增益值 4			31		
GAIN5	增益值 5			63		
GAIN6	增益值 6			127		
GAIN7	增益值 7			255		
	增益精度	精度		1		%

注 1: 数据基于特征结果, 未经生产测试。

6.3.17 EMC 特性

敏感性测试是在产品的综合评估时抽样进行测试的。

功能性 EMS(电磁敏感性)

当运行一个简单的应用程序时(通过 I/O 端口闪烁 2 个 LED), 测试样品被施加指定电磁干扰直到产生错误, LED 闪烁指示了错误的产生。



通过器件复位可恢复正常工作。

功能性 EMS 包括：动态 ESD 和 EFT 群脉冲测试。

表 6.29 EMS 特性

符号	参数	条件	级别/类型
V_{FESD}	施加到任一 I/O 脚，从而导致功能错误的电压极限。	$V_{DD}=5.0V$ ，TSSOP28， $T_A=+25\text{ }^\circ\text{C}$ ， $f_{HCLK}=72\text{MHz}$ 。 符合 IEC 1000-4-2 标准	2B
V_{FEFT}	在 V_{DD} 和 V_{SS} 上通过 100pF 的电容施加的、导致功能错误的瞬变脉冲群电压极限。	$V_{DD}=5.0V$ ，TSSOP28， $T_A=+25\text{ }^\circ\text{C}$ ， $f_{HCLK}=48\text{MHz}$ 。 符合 IEC 1000-4-4 标准	4A

注 1：基于特征结果，不在生产中测试。此测试项通过内部专用设备测试，由于不同供应商设备施加干扰强度有差异，结果会有不同。

设计牢靠的软件以避免噪声的问题

在器件级进行 EMC 的评估和优化，是在典型的应用环境中进行的。应该注意的是，好的 EMC 性能与用户应用和具体的软件密切相关。

因此，建议用户对软件实行 EMC 优化，并进行与 EMC 有关的认证测试。

软件建议

软件的流程中必须包含程序跑飞的控制：

- 程序计数器损坏
- 意外的复位
- 关键数据被破坏(控制寄存器等.....)

认证前试验

很多常见的失效(意外的复位和程序计数器被破坏)，可以通过人为地在 NRST 引脚或在晶振引脚上引入一个持续 1 秒的低电平而重现。

在进行测试时，可以把超出应用要求 ESD 压力测试直接施加在芯片上，当检测到意外动作的地方，软件部分需要加强以防止发生不可恢复的错误。

静态 ESD

根据每种引脚组合，对每个样本的引脚施加静电放电（一个正脉冲后接着一个负脉冲，两个脉冲间隔一秒钟）。样本大小取决于器件中供电引脚的数目（3 个器件 \times (n+1) 个供电引脚）。此项测试符合 JESD22-A114/C101 标准。

表 6.30 静态 ESD 特性^(注 1)

符号	参数	条件	封装 ^(注 2)	最大值	单位
$V_{ESD(HBM)}$	静电放电电压(人体模型)	$T_A=+25^{\circ}\text{C}$, 符合 JESD22-A114	最大封装	4000	V
$V_{ESD(CDM)}$	静电放电电压(充电设备模型)	$T_A=+25^{\circ}\text{C}$, 符合 JESD22-C101	最大封装	-	

注 1: 基于特征结果, 不在生产中测试。此测试项委托第三方测试认证机构测试, 并提供相关报告。

注 2: 除非特别说明, 仅测试脚位最大封装。

静态门锁 (LatchUp)

为了评估栓锁性能, 需要在 6 个样品上进行 2 个互补的静态门锁测试:

- 为每个电源引脚, 提供超过极限的供电电压。
- 在每个输入、输出和可配置的 I/O 引脚上注入电流。

静态 LU 特性^(注 1)

符号	参数	条件	最大值	类型
LU	静态门锁	$T_A=+25^{\circ}\text{C}$, I-Test	+400/-350	mA
		$T_A=+25^{\circ}\text{C}$, V_{supply} Over-voltage test	8.25	V

注 1: 基于特征结果, 不在生产中测试。此测试项委托第三方测试认证机构测试, 并提供相关报告。



7 封装特性

7.1 SSOP28(0.635mm pitch)

SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	—	—	1.75
A1	0.05	—	0.225
A2	1.30	1.40	1.50
A3	0.60	0.65	0.70
b	0.23	—	0.31
b1	0.22	0.25	0.28
c	0.20	—	0.24
c1	0.19	0.20	0.21
D	9.80	9.90	10.00
E	5.80	6.00	6.20
E1	3.80	3.90	4.00
e	0.635BSC		
h	0.25	—	0.50
L	0.50	—	0.80
L1	1.05BSC		
θ	0°	—	8°




图 7.1 SSOP28 封装图



7.2 TSSOP28(0.65mm pitch)




图 7.2 TSSOP28 封装图

7.3 SSOP24 (0.635mm pitch)

单位: mm

	MIN	NOM	MAX
A	—	—	1.700
A1 (站高)	0.100	0.150	0.200
A2 (厚度)	1.300	1.400	1.500
A3	0.600	0.650	0.700
b	0.229	—	0.279
e (脚间距)	0.605	0.635	0.665
D (长度)	8.500	8.600	8.700
E (跨度)	5.800	6.000	6.200
E1 (宽度)	3.800	3.900	4.000
L (脚长)	0.500	0.600	0.700
L1	—	0.25BSC	—




图 7.3 SSOP24 封装图

7.4 QFN24 (4x4x0.75mm 0.50mm pitch)




图 7.4 QFN24 封装图



7.5 TSSOP20 (0.65mm pitch)




图 7.5 TSSOP20 封装图

7.6 QFN20 (3x3x0.75mm 0.40mm pitch)




图 7.6 QFN20 封装图



8 产品命名

MC	60	F	31	3	6	A	0YV	B	X
①	②	③	④	⑤	⑥	⑦	⑧	⑨	⑩

① 产品可靠性等级

MC: 通用类等级

MS: 工控类等级

MA: 车规类等级

② 标识内核, 由 2 个数字组成

60: 32 位 ARM Cortex-M0 内核

61: 32 位 ARM Cortex-M0+内核

62: 32 位 ARM Cortex-M23 内核

63: 32 位 ARM Cortex-M3 内核

64: 32 位 ARM Cortex-M4 内核

65: 32 位 ARM Cortex-M33 内核

③ 标识存储器或生产工艺类型

F: 通用类 FLASH 产品

L: 低功耗类

④ 标识产品应用范围

3x: 工业控制类 ; 30—通用类, 31—电机控制类

⑤ 标识同一系列产品换代或产品顺序, 从 1 开始排序

⑥ 标识 MCU 存储器容量, 由一位数字或字母组成

3-8K	4-16K	5-32K	6-64K
7-128K	8-192K	9-256K	A-384K
B-512K	C-768K	D-1024K	E-2048K
F-4096K			

⑦ 标识产品版本, 由一位字母组成

A: A 版

B: B 版

⑧ 封装标识, 1 位数字标识相同封装序号, 从 0 开始排序; 1~2 位字母标识封装代号

Y - TSSOP20(e=0.65)	ZQ - QFN20(3x3-0.75 e=0.4)	YK - SSOP24(e=0.635)
ZG - QFN24(4x4-0.75 e=0.5)	YV - TSSOP28(e=0.65)	

⑨ 产品的温度等级

A: -40~85	B: -40~105	C: -40~125	D: -40~150
-----------	------------	------------	------------

⑩ 包装方式

R: Tape & Reel

U: Tube

T: Tray



9 修改记录

版本号	修订者	修订日期	修订内容
V0.1	晟矽微电	2024-02-20	初始版本
V1.0.0	晟矽微电	2024-09-25	发布初版
V1.0.1	晟矽微电	2024-10-23	更新出厂测试电压值 (VADC_Temp1) 取代 ADC 码值 (ADC_Temp1), 更新出厂测试电压 (VREFINT) 取代 ADC 码值 (VREFINT_CAL), 更新出厂数据存储地址; 用户手册同步更新公式及相关描述;
V1.0.2	晟矽微电	2025-02-24	增加 SSOP28 脚位及相关描述; 勘订“表 1.1 产品功能和外设配置”错误;
V1.0.3	晟矽微电	2025-06-23	勘订 MC60F3136A0ZQ 引脚显示错误; 删除停机 (STOP) 下 HSE 振荡器关闭; 修改表 9.1 运算放大器特性中电阻性负载最小值、电容性负载最大值、关闭状态到唤醒建立时间的条件, 输入失调电压校准前的典型值为 $\pm 5\text{mv}$, 最大值为 $\pm 15\text{mv}$, 补充增益值条件及典型值; 修改内置参数电压中表 6.8 内部参考电压 VREFINT 的值; 修改表 6.16 I/O 输入输出特性中弱上拉等效电阻、弱下拉等效电阻的最大、最小值; 删除表 6.20 ADC 特性的备注: 在转换采样值的期间 ($12.5 \times \text{ADC}$ 时钟周期), 应考虑 IDDA 上 $100 \mu\text{A}$ 及 IDD 上 $60 \mu\text{A}$ 的额外消耗; 删除表 6.23 Temp Sensor 特性中 T_L 的最大值、 V_{25} 的最小值、最大值; 增加表 6.27 模拟比较器特性中输入失调电压校准前的典型值为 $\pm 5\text{mv}$, 最大值为 $\pm 15\text{mv}$, 内置 VREF 电压的最大、最小值, 内置 VREF 电压偏差的最大、最小值; 表 6.5 上电和掉电时的工作条件中 VDD 下降速率最小值改成 $200\mu\text{s/V}$; 删除 4.21 章节中施密特窗口档位选择的描述;