► 8 位 CPU 内核 

                ‒ 精简指令集，8 级深度硬件堆栈 

                ‒ CPU 为双时钟，可在系统高/低频时钟之间切换 

                ‒ 系统高频时钟下 FCPU 可配置为 FHOSC 的 2/4/8/16 分频 

                ‒ 系统低频时钟下 FCPU 固定为 FLOSC 的 2 分频 

            ► 程序存储器 

                ‒ 8K×16 位 FLASH 型程序存储器，可通过间接寻址读取程序存储器内容 

                ‒ 支持在板带电烧录编程和在应用自编程，擦写次数至少 10,000 次 

            ► 数据存储器 

                ‒ 512 字节 SRAM 型通用数据存储器，支持直接寻址、间接寻址等多种寻址方式（其中 256 字节分为 2 个 128 字节存储器组，寻址时需先通过寄存器位选择相应分组） 

                ‒ 256×16 位 EEPROM 型数据存储器，支持单独烧录和软件读写，擦写次数至少 10,000 次 

            ► 2 组共 14 个 I/O 

                ‒ P0（P00~P05），P1（P10~P17） 

                ‒ 所有端口均支持施密特输入，均支持推挽输出 

                ‒ P10 可复用为外部复位 RST 输入，P00/P01 或 P02/P03 复用为 IIC 接口时为开漏输出 

                ‒ P10/P11 可复用为外部时钟振荡器输入/输出 

                ‒ 所有端口均内置上拉和下拉电阻，均可单独使能 

                ‒ P16/P17 可复用为外部中断输入，支持外部中断唤醒功能 

                ‒ P0 所有端口均支持键盘中断唤醒功能，并可单独使能 

            ► 系统时钟源 

                ‒ 内置高频 RC 振荡器（8MHz±2%@-20℃~70℃/4MHz/2MHz/1MHz），可用作系统高频时钟源，且其中 8MHz 时钟可作为外设高频时钟 FHCLK 用作部分外设模块的时钟源 

                ‒ 内置低频 RC 振荡器（32KHz@5V，22KHz@3V），可用作系统低频时钟源 

                ‒ 支持外接低频晶体振荡器（32768Hz），可用作系统低频时钟源 

            ► 系统工作模式 

                ‒ 高速模式：CPU 在高频时钟下运行，低频时钟源工作 

                ‒ 低速模式：CPU 在低频时钟下运行，高频时钟源可选停止或工作 

                ‒ HOLD1 模式（低功耗模式）：CPU 暂停，高频时钟源工作，低频时钟源可选停止或工作 

                ‒ HOLD2 模式（低功耗模式）：CPU 暂停，高频时钟源停止，低频时钟源工作 

                ‒ 休眠模式（低功耗模式）：CPU 暂停，高/低频时钟源均停止 

            ► 内部自振式看门狗计数器（WDT） 

                ‒ 溢出时间可配置：16ms/64ms/256ms/1024ms@5V，23ms/93ms/372ms/1489ms@3V 

                ‒ 工作模式可配置：始终开启、始终关闭、低功耗模式下关闭 

            ► 3 个定时器

                ‒ 16 位定时器 T0，可实现外部计数功能 

                ‒ 12 位定时器 T1，可实现外部计数和 12 位 PWM 功能 

                ‒ 8位定时器T2，可实现3路共周期独立占空比的PWM（其中1 路可扩展为1对8+3模式的带死区互补PWM） 

            ► 1 个 24 位全差分 Σ-Δ 型 ADC 

                ‒ 工作电压为内部 LDO 输出电压 VLDO（可输出 VDD 电压）

                ‒ 正/负端输入共支持 13 路对 GND 差分的外部单输入通道（AN0~AN12），也可组成多对外部差分输入通道 

                ‒ 内置前级增益可编程放大电路 PGA，高输入阻抗 

                ‒ 参考电压可选：VLDO、VLDO/2、内部参考电压 VIR（1.024V，可从端口 VIRO 输出）、外部参考电压 VER（VERI 输入）

                ‒ ADC 时钟：外设高频时钟 FHCLK（8MHz）的 8/24 分频 

                ‒ 差分输入放大倍数（含前级 PGA 放大）为 0.25/0.5/1/2/4/8/16/32/64/128/256 可选 

                ‒ 过采样率 64~32768 可选，采样速率 10Hz@32768~15.626KHz@64 可选 

                ‒ 支持 50Hz/60Hz 工频滤波@采样速率=10Hz 

                ‒ 内置温度传感器-，输出电压 VTS 可作为 ADC 的正/负端输入信号 

            ► 高速线性稳压电路 LDO 

                ‒ 输出电压（典型值）2.5V/2.8V/3.0V/3.3V 可选 

                ‒ 需从端口 LDO 外接 0.1μF~10μF 对地电容 

            ► 1 组总线通讯 IIC 主从接口 

                ‒ 支持 7 位地址编码的主机/从机模式，从机模式支持 2 组地址编码及广播地址（00H）编码 

                ‒ 时钟源为外设高频时钟 FHCLK（8MHz），通讯速率理论最高支持 400Kbps（受芯片及电路等影响，实际可 能略低） 

                ‒ 地址匹配、接收完成、发送完成等事件发生时，可触发中断 

                ‒ 支持多主机时钟同步和总线仲裁 

                ‒ 2 组端口 SCL0/SDA0 或 SCL1/SDA1 可选 

            ► 1 组异步通讯 UART 接口 

                ‒ 支持双线异步全双工、单线异步半双工等多种工作模式 

                ‒ 支持 8 位/9 位数据位（含校验位）、1 位/2 位停止位等多种传输格式 

                ‒ 内置波特率发生器，时钟源为外设高频时钟 FHCLK（8MHz），波特率最高支持 384Kbps 

                ‒ 内置接收缓冲器和锁存寄存器、发送缓冲器和移位寄存器，支持收/发数据的 2 级缓存 

                ‒ 发送缓冲器空、接收完成、发送完成时触发中断 

                ‒ 双线模式 2 组端口 RX0/TX0 或 RX1/TX1 可选，单线模式 4 路端口可选 

                ‒ 支持端口电平反向输入/输出 

            ► 中断 

                ‒ 外部中断（INT0~INT1），键盘中断（P00~P04） 

                ‒ 定时器中断（T0~T2） 

                ‒ ADC 中断，LVD 中断 

                ‒ IIC 中断，UART 中断（接收完成中断、发送完成中断、发送缓冲器空中断） 

            ► 低电压检测 LVD 

                ‒ 1.8V/1.9V/2.0V/2.1V/2.2V/2.3V/2.4V/2.5V/2.6V/2.7V/2.8V/2.9V/3.0V/3.1V/3.2V/3.3V 

            ► 低电压复位 LVR

                ‒ 1.8V/2.0V/2.4V 

            ► 工作电压 

                ‒ VLVR20 ~ 5.5V @ Fcpu = 0~4MHz 

                ‒ VLVR18 ~ 5.5V @ Fcpu = 0~1MHz 

            ► 封装形式 

                ‒ SOP16/SOP8